JP5329341B2 - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5329341B2
JP5329341B2 JP2009190099A JP2009190099A JP5329341B2 JP 5329341 B2 JP5329341 B2 JP 5329341B2 JP 2009190099 A JP2009190099 A JP 2009190099A JP 2009190099 A JP2009190099 A JP 2009190099A JP 5329341 B2 JP5329341 B2 JP 5329341B2
Authority
JP
Japan
Prior art keywords
layer
metal laminate
metal
laminate
dense structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009190099A
Other languages
English (en)
Other versions
JP2011044477A (ja
Inventor
紀子 二瓶
進一 田中
裕介 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2009190099A priority Critical patent/JP5329341B2/ja
Priority to US12/855,038 priority patent/US8597969B2/en
Publication of JP2011044477A publication Critical patent/JP2011044477A/ja
Application granted granted Critical
Publication of JP5329341B2 publication Critical patent/JP5329341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Description

本発明は発光ダイオード(LED)等の光半導体装置及びその製造方法に関する。
従来の光半導体装置の製造方法(参照:特許文献1、2)として、成長基板たとえばサファイア基板上に少なくともn型層、活性層、p型層よりなる半導体積層体をエピタキシャル成長させ、この半導体積層体のp型層上に1層以上の異なる金属層よりなる第1の金属積層体を一定の成膜レートで連続的に形成する。他方、支持基板上に1層以上の異なる金属層よりなる第2の金属積層体を一定の成膜レートで連続的に形成する。次いで、第1の金属積層体と第2の金属積層体とをいずれかまたは両方の表面に設けられた接着層を介して対向させて半導体積層体と支持基板とに対して加熱圧着によるウェハボンディングを行う。最後に、半導体積層体の成長基板をたとえばレーザリフトオフ法により除去する。
特開2004−266240号公報 特開2004−281863号公報
しかしながら、上述の従来の光半導体装置の製造方法においては、製造時間を短くするために、半導体積層体上の第1の金属積層体の異なる金属層をたとえば5Å/s以上の高成膜レートで連続的に成長させると、これらの金属層は低密度つまり疎構造となる。この結果、これらの金属層間の密着性が悪くなり、従って、熱膨張係数差からウェハボンディング後にこれらの金属層が剥離するという課題がある。
尚、第1の金属積層体の異なる金属層として熱膨張係数差の小さい金属を選択すれば、上述の各金属層の剥離を抑止できるが、各金属層の選択自由度が減少する。すなわち、第1の金属積層体の各金属層は、支持基板との接合のみを目的とするのではなく、後述のごとく、オーミック接合、反射電極層の密着、共晶形成時の共晶金属の拡散防止等の目的を有するので、そもそも、選択自由度は大きくなく、その選択自由度がさらに減少することになる。
他方、上述の従来の光半導体装置の製造方法において、半導体積層体上の第1の金属積層体の異なる金属層をたとえば1Å/s以下の低成膜レートで連続的に成長させると、これらの金属層は高密度つまり密構造となる。この結果、これらの金属層間の密着性は良くなるが、金属層内部に熱膨張係数差から大きな残留熱応力が生じ、従って、ウェハボンディング後に反りが生じる。このような反りが生ずると、レーザの焦点が合わずレーザリフトオフによる成長基板の除去ができないという課題がある。この場合、さらに、製造時間が増大することになり、この結果、製造コストが上昇するという課題もある。
上述の課題を解決するために、本発明に係る光半導体装置は、少なくとも発光半導体層を含む半導体積層体と、半導体積層体上に形成された第1の金属積層体と、支持基板と、支持基板上に形成された第2の金属積層体とを具備し、第1の金属積層体及び第2の金属積層体の一方または両方の表面側に接着層が含有され、この接着層を加熱圧着させて共晶層を形成することにより半導体積層体と支持基板とが結合された光半導体装置において、第1の金属積層体は、半導体積層体と良好なオーミック接触する下地層と、下地層上に設けられ、下地層の材料と異なるAg、Al、Rhから選択された材料よりなる反射電極層と、反射電極層上に設けられ、Ti、Ni、W、Moから選択された材料よりなる第1の密着層と、第1の密着層上に設けられ、Pt層、WもしくはTa層及びPt層よりなる第1、第2及び第3のバリア層とを具備し、低成膜レートで成膜した高結晶粒度構造を密構造と定義し、低成膜レートより高い高成膜レートで成膜した高結晶粒度より低い低結晶粒度構造を疎構造と定義し、少なくとも各第1、第2及び第3のバリア層は同一金属材料よりなり密構造/疎構造/密構造の三重構造とされ、下地層、反射電極層、第1の密着層、第1、第2及び第3のバリア層及び接着層の各界面は密構造で形成され、第1の金属積層体の総膜厚においては、疎構造が密構造より多く、第1の金属積層体の総膜厚が1000Åを超える場合、第1の金属積層体の密構造の総膜厚は100Å以下とするものである。また、第2の金属積層体は、支持基板と良好なオーミック接触する中間電極層と、中間電極層上に設けられ、Tiよりなる第2の密着層と、第2の密着層上に設けられ、Ni、NiV、Ptから選択された材料よりなる第4のバリア層とを具備し、中間電極層、第2の密着層及び第4のバリア層の少なくとも1つは同一の金属材料よりなる密構造/疎構造/密構造の三重構造とされたものである。これにより、密構造により密着性が向上すると共に、ウェハボンディング後に密構造内に生じた残留熱応力はその内側の疎構造に移動して緩和され、ウェハボンディング後の反りを抑止する。尚、この密構造の存在によりすべてを疎構造にした場合より製造時間は増大するが、その増大時間は最小限である。
さらにまた、本発明に係る光半導体装置の製造方法は、成長基板上に少なくとも発光半導体層を含む半導体積層体を成長させる工程と、半導体積層体上に第1の金属積層体を形成する工程と、支持基板上に第2の金属積層体を形成する工程と、第1の金属積層体及び第2の金属積層体の一方または両方の表面側に含有する接着層を加熱圧着させて共晶層を形成することにより半導体積層体と支持基板とをウェハボンディングする工程と、ウェハボンディング工程後に成長基板を除去する工程とを具備し、第1の金属積層体は、半導体積層体と良好なオーミック接触する下地層と、下地層上に設けられ、下地層の材料と異なるAg、Al、Rhから選択された材料よりなる反射電極層と、反射電極層上に設けられ、Ti、Ni、W、Moから選択された材料よりなる第1の密着層と、第1の密着層上に設けられ、Pt層、WもしくはTa層及びPt層よりなる第1、第2及び第3のバリア層とを具備し、低成膜レートで成膜した高結晶粒度構造を密構造と定義し、低成膜レートより高い高成膜レートで成膜した高結晶粒度より低い低結晶粒度構造を疎構造と定義し、少なくとも各第1、第2及び第3のバリア層は同一金属材料よりなり密構造/疎構造/密構造の三重構造とされ、下地層、反射電極層、密着層、第1、第2及び第3のバリア層及び接着層の各界面は密構造で形成され、第1の金属積層体の総膜厚においては、疎構造が密構造より多く、第1の金属積層体の総膜厚が1000Åを超える場合、第1の金属積層体の密構造の総膜厚は100Å以下とする。また、第2の金属積層体は、支持基板と良好なオーミック接触する中間電極層と、中間電極層上に設けられ、Tiよりなる第2の密着層と、第2の密着層上に設けられ、Ni、NiV、Ptから選択された材料よりなる第4のバリア層とを具備し、中間電極層、第2の密着層及び第4のバリア層の少なくとも1つは同一の金属材料よりなる密構造/疎構造/密構造の三重構造とされたものである。
また、上述の成長基板はサファイア基板である。
本発明によれば、製造コストの上昇を最小限に、金属積層体の金属層の剥離を抑止できると共に、反りを抑止できる。
本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。 本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。 図2の金属積層体及び接着層を示す拡大断面図である。 本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。 本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。 本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。 本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。 本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。 本発明に係る光半導体装置の製造方法の実施の形態を説明するための断面図である。
図1、図2、図4〜図9は本発明に係る光半導体装置の製造方法を説明するための断面図である。
始めに、図1を参照すると、サファイア成長基板10上に、n型GaN層11、発光層としての活性層12及びp型GaN層13を有機金属化学気相成長(MOCVD)法により順次エピタキシャル成長させる。活性層12は多重量子井戸構造(MQW)、単一量子井戸構造(SQW)あるいは単層でもよい。ここで、n型GaN層11、活性層12及びp型GaN層13は半導体積層体Sを構成する。
次に、図2を参照すると、2層以上の異なる金属層、つまり下地層21、反射電極層22、密着層23、バリア層24、25、26及び接着層27を抵抗加熱蒸着法あるいは電子ビーム(EB)蒸着法によって同一チャンバで連続的に形成する。ここで、金属層21〜26金属積層体A1を構成する。
下地層21は、厚さ5〜30Åたとえば10ÅのPtよりなり、p型GaN層13と良好なオーミック接触する。
反射電極層22は、厚さ500〜5000Åたとえば3000Åの高反射率のAgよりなる。尚、Agの代りに、Al、Rhでもよい。
密着層23は、厚さ100〜2000Åたとえば1000ÅのTiよりなり、反射電極層22とバリア層24とを密着させるものであり、特に、反射電極層22に対して高い密着性を有する。Tiの代りに、Ni、WもしくはMoでもよい。
バリア層24、25、26のいずれも、共晶形成時に、接着層27の成分が他の層へ拡散するのを防止する。ここで、バリア層24は、厚さ500〜3000Åたとえば1000ÅのPtよりなり、バリア層25は、厚さ1000〜5000Åたとえば2000ÅのWよりなり、バリア層26は、厚さ100〜2000Åたとえば1000ÅのPtよりなる。特に、Wよりなるバリア層25は硬くかつ厚いのでバリア層全体を強固にする作用もある。尚、バリア層25はTaでもよい。
接着層27は、厚さ1000〜5000Åたとえば2000ÅのAuよりなり、加熱圧着後は共晶層として作用する。
図3は図2の金属積層体A1の金属層21〜26、接着層27の拡大断面図である。
図3に示すように、各金属層22〜26は密構造T1、疎構造C及び密構造T2の三重構造よりなる。
密構造T1、T2は高結晶粒度を有し、低成膜レートたとえば0.5〜1.0Å/sで抵抗加熱蒸着法あるいはEB蒸着法により成膜し、他方、疎構造Cは低結晶粒度を有し、高成膜レートたとえば5Å/s以上で抵抗加熱蒸着法あるいはEB蒸着法により成膜する。つまり、金属層21〜27の各界面においては、低成膜レートで成膜して密構造を形成し、その後、高成膜レートで成膜して疎構造を形成し、これらの低成膜レート、高成膜レートを繰返すことにより、密構造/疎構造/密構造の三重構造の金属層22〜26を形成する。尚、各金属層22〜26の密構造/疎構造/密構造の厚みの比はたとえばおおよそ10%/80%/10%であり(但し、金属層の総膜厚が1000Åを超える場合、密構造は100Å以下とする)、金属層22〜26の大部分は疎構造であるので、全体を疎構造とした場合に比較して製造時間の増大はそれ程大きくない。
尚、上述の金属層21〜27のうち、最内側の下地層21は実際に10Å程度で非常に薄く、この結果、全体が低成膜レートで密構造となる。また、最外側の接着層27は共晶形成のために密構造/疎構造/密構造の三重構造を必要としない。従って、上述の三重構造は金属層22〜26のみに適用されるが、下地層21を厚く形成した場合には、下地層21にも三重構造を適用する。また、特に、Wよりなる厚いバリア層25において、三重構造にすることによる剥離及び反りの抑止の効果は大きい。
他方、図4を参照すると、抵抗加熱蒸着法あるいは電子ビーム蒸着法より、支持基板30の一面に、2層以上の異なる金属層、つまり、中間電極層31、密着層32、バリア層33及び接着層34を同一チャンバで連続的に形成する。ここで、金属層31、32、33は金属積層体A2を構成する。
支持基板30は導電性かつ熱伝導性のたとえばSi、Al、Cu等よりなる。
中間電極層31は支持基板30のSi、Al、Cu等のオーミック金属層であり、厚さ1000〜3000Åたとえば2000ÅのPt、Au、Ni、Co、Rh等よりなる。尚、Si等との良好なオーミック接合のために窒素雰囲気下での合金化処理を適宜行う。
密着層32は中間電極層31とバリア層33との密着性を高めるためのものであり、厚さ1000〜3000Åたとえば1500ÅのTiよりなる。
バリア層33は共晶形成時に接着層34の成分が密着層32へ拡散するのを防止するものであり、厚さ500〜1500Åたとえば1000ÅのNi、NiV、Pt等よりなる。
接着層34は厚さ3000〜30000ÅのAuSnたとえば厚さ6000Åである。組成は、接着層27のAuSnと合わせてAu:Sn=80wt%:20wt%(=70at%:30at%)となるように構成され、加熱圧着後に共晶層として作用する。この場合、AuSnを主成分として適当な添加物を加えてもよく、また、AuまたはSnだけでもよい。
次に、図5を参照すると、半導体積層体S側に形成された接着層27と支持基板30側に形成された接着層34とを加熱圧着して接合する。これにより、図6に示すように、半導体積層体Sと支持基板30との間には、接着層27、34の加熱圧着によりAuSn共晶層40が新たに形成されることになる。この場合、加熱圧着工程は、窒素雰囲気下の接合圧力約1MPaを接合温度330℃を10分間保持することにより行われる。このときに金属層内部の熱膨張係数差から生じる残留熱応力は疎構造によって緩和されて反りを防止する。尚、接合材料、接合時の雰囲気、接合温度及び接合時間は使用する共晶材料が溶融し、その特性に変化(例えば、酸化等による接合強度の劣化)を及ぼすことがなく、半導体積層体Sと支持基板30とが接合されるのに十分な材料、雰囲気、接合温度及び接合時間であればよく、上記の材料、雰囲気、接合温度及び接合時間に限定するものではない。
次に、図7を参照すると、サファイア成長基板10をレーザリフトオフ法により除去する。この場合、レーザリフトオフ法はレーザの焦点をサファイア成長基板10と下地層11との界面に合わせることにより行うが、本発明によれば、図7のウェハに反りがほとんど生じないので、このレーザの焦点合わせは容易にできる。従って、サファイア成長基板10の除去を失敗することはほとんど無い。尚、基板除去の方法はレーザリフトオフに限らず他の既存の手法、例えば研削・研磨、ドライエッチング、ウエットエッチングのいずれか、またはそれらを組み合わせて用いることができる。
次に、図8を参照すると、抵抗加熱蒸着法、EB蒸着法を用いることにより、支持基板30の裏面にオーミック接合する裏面電極層51を形成し、次いで、n型層11上にオーミック接合するn側電極52を形成し、次いで、n側電極52に接続されるAuよりなるボンディングパッド53を形成する。次いで、窒素雰囲気下で約400℃のアニールにより良好なオーミック接合の合金化を行う。
次に、図9を参照すると、反応性イオンエッチング(RIE)により半導体積層体Sをチップ毎に分離する。
最後に、図示しないが、金属積層体A1、AuSn共晶層40、金属積層体A2、支持基板30及び裏面電極層51をダイシングしてチップ毎に切断し、必要に応じて樹脂モールドする。
尚、上述の実施の形態においては、光半導体装置の半導体積層体S全体を樹脂モールドしているが、本発明は樹脂モールドしない場合にも同様に適用し得る。
また、上述の実施の形態においては、金属積層体A1の金属層21〜26のうち5層の金属層22〜26を密構造/疎構造/密構造の三重構造にしたが、金属層22〜26のうち少なくとも1層の金属層を三重構造にすればよい。この場合、特に、Wからなるバリア層を三重構造とすることが好ましい。Wからなるバリア層を三重構造とすることで、剥離や反りを効果的に抑制することができるためである。Wからなるバリア層は、十分なバリア効果を得るために1000Å以上の厚みで形成すると、Wが硬い金属であることも影響して、剥離や反りの主要因となりやすいと考えられるが、三重構造とすることにより、発生した内部応力を有効に緩和できたものと考える。

さらに、金属積層体A2の金属層31〜33の少なくとも1層を密構造/疎構造/密構造の三重構造とすることもできる。
さらにまた、接着層は金属積層体A1、A2の両方の表面側に含有されているが、金属積層体A1、A2の一方のみの表面側に含有されていてもよい。この場合、接着層はたとえばAuSnよりなる。
10:サファイア成長基板
11:n型層
12:活性層
13:p型層
21:下地層
22:反射電極層
23:密着層
24:バリア層
25:バリア層
26:バリア層
27:接着層
30:支持基板
31:中間電極層
32:密着層
33:バリア層
34:接着層
40:AuSn共晶層
51:裏面電極層
52:n側電極
53:ボンディングパッド
S:半導体積層体
A1、A2:金属積層体
T1、T2:密構造
C:疎構造

Claims (6)

  1. 少なくとも発光半導体層を含む半導体積層体と、
    該半導体積層体上に形成された第1の金属積層体と、
    支持基板と、
    該支持基板上に形成された第2の金属積層体と
    を具備し、
    前記第1の金属積層体及び前記第2の金属積層体の一方または両方の表面側に接着層が含有され、
    前記接着層を加熱圧着させて共晶層を形成することにより前記半導体積層体と前記支持基板とが結合され、
    前記第1の金属積層体は、
    前記半導体積層体と良好なオーミック接触する下地層と、
    該下地層上に設けられ、該下地層の材料と異なるAg、Al、Rhから選択された材料よりなる反射電極層と、
    該反射電極層上に設けられ、Ti、Ni、W、Moから選択された材料よりなる第1の密着層と、
    該第1の密着層上に設けられ、Pt層、WもしくはTa層及びPt層よりなる第1、第2及び第3のバリア層と
    を具備し、
    低成膜レートで成膜した高結晶粒度構造を密構造と定義し、前記低成膜レートより高い高成膜レートで成膜した前記高結晶粒度より低い低結晶粒度構造を疎構造と定義し、
    少なくとも前記各第1、第2及び第3のバリア層は同一金属材料よりなり前記密構造/前記疎構造/前記密構造の三重構造とされ、
    前記下地層、前記反射電極層、前記第1の密着層、前記第1、第2及び第3のバリア層及び前記接着層の各界面は前記密構造で形成され、
    前記第1の金属積層体の総膜厚においては、前記疎構造が前記密構造より多く、前記第1の金属積層体の総膜厚が1000Åを超える場合、前記第1の金属積層体の前記密構造の総膜厚は100Å以下とする光半導体装置。
  2. 前記第2の金属積層体は、
    前記支持基板と良好なオーミック接触する中間電極層と、
    該中間電極層上に設けられ、Tiよりなる第2の密着層と、
    該第2の密着層上に設けられ、Ni、NiV、Ptから選択された材料よりなる第4のバリア層と
    を具備し、
    前記中間電極層、前記第2の密着層及び第4のバリア層の少なくとも1つは同一の金属材料よりなる前記密構造/前記疎構造/前記密構造の三重構造とされた請求項1に記載の光半導体装置。
  3. 成長基板上に少なくとも発光半導体層を含む半導体積層体を成長させる工程と、
    該半導体積層体上に第1の金属積層体を形成する工程と、
    支持基板上に第2の金属積層体を形成する工程と、
    前記第1の金属積層体及び前記第2の金属積層体の一方または両方の表面側に含有する接着層を加熱圧着させて共晶層を形成することにより前記半導体積層体と前記支持基板とをウェハボンディングする工程と、
    該ウェハボンディング工程後に前記成長基板を除去する工程と
    を具備し、
    前記第1の金属積層体は、
    前記半導体積層体と良好なオーミック接触する下地層と、
    該下地層上に設けられ、該下地層の材料と異なるAg、Al、Rhから選択された材料よりなる反射電極層と、
    該反射電極層上に設けられ、Ti、Ni、W、Moから選択された材料よりなる第1の密着層と、
    該第1の密着層上に設けられ、Pt層、WもしくはTa層及びPt層よりなる第1、第2及び第3のバリア層と
    を具備し、
    低成膜レートで成膜した高結晶粒度構造を密構造と定義し、前記低成膜レートより高い高成膜レートで成膜した前記高結晶粒度より低い低結晶粒度構造を疎構造と定義し、
    少なくとも前記各第1、第2及び第3のバリア層は同一金属材料よりなり前記密構造/前記疎構造/前記密構造の三重構造とされ、
    前記下地層、前記反射電極層、前記密着層、前記第1、第2及び第3のバリア層及び前記接着層の各界面は前記密構造で形成され、
    前記第1の金属積層体の総膜厚においては、前記疎構造が前記密構造より多く、前記第1の金属積層体の総膜厚が1000Åを超える場合、前記第1の金属積層体の前記密構造の総膜厚は100Å以下とする光半導体装置の製造方法。
  4. 前記第2の金属積層体は、
    前記支持基板と良好なオーミック接触する中間電極層と、
    該中間電極層上に設けられ、Tiよりなる第2の密着層と、
    該第2の密着層上に設けられ、Ni、NiV、Ptから選択された材料よりなる第4のバリア層と
    を具備し、
    前記中間電極層、前記第2の密着層及び第4のバリア層の少なくとも1つは同一の金属材料よりなる前記密構造/前記疎構造/前記密構造の三重構造とされた請求項3に記載の光半導体装置の製造方法。
  5. 前記第1の金属積層体及び前記第2の金属積層体の少なくとも1つの形成工程が、抵抗加熱蒸着法及び電子ビーム蒸着法の1つの成膜レートを調整することにより前記密構造/前記疎構造/前記密構造の三重構造を形成する工程を具備する請求項3または4に記載の光半導体装置の製造方法。
  6. 前記成長基板がサファイア基板である請求項に記載の光半導体装置の製造方法。
JP2009190099A 2009-08-19 2009-08-19 光半導体装置及びその製造方法 Expired - Fee Related JP5329341B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009190099A JP5329341B2 (ja) 2009-08-19 2009-08-19 光半導体装置及びその製造方法
US12/855,038 US8597969B2 (en) 2009-08-19 2010-08-12 Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190099A JP5329341B2 (ja) 2009-08-19 2009-08-19 光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011044477A JP2011044477A (ja) 2011-03-03
JP5329341B2 true JP5329341B2 (ja) 2013-10-30

Family

ID=43604611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190099A Expired - Fee Related JP5329341B2 (ja) 2009-08-19 2009-08-19 光半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8597969B2 (ja)
JP (1) JP5329341B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787739B2 (ja) * 2011-12-16 2015-09-30 株式会社東芝 半導体発光装置およびその製造方法
JP6067982B2 (ja) * 2012-03-19 2017-01-25 スタンレー電気株式会社 半導体素子の製造方法
JP6005957B2 (ja) 2012-03-19 2016-10-12 スタンレー電気株式会社 半導体素子及びその製造方法
JP6090111B2 (ja) * 2013-05-29 2017-03-08 豊田合成株式会社 半導体装置およびその製造方法
WO2017133758A1 (en) * 2016-02-02 2017-08-10 Osram Opto Semiconductors Gmbh Lead frame and method for producing a lead frame
JP6938021B2 (ja) 2017-10-31 2021-09-22 株式会社ブイ・テクノロジー レーザリフトオフによる加工方法及び平坦化治具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JP4325232B2 (ja) 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
JP4217093B2 (ja) * 2003-03-27 2009-01-28 スタンレー電気株式会社 半導体発光素子及びその製造方法
US20080290349A1 (en) * 2007-05-24 2008-11-27 Hitachi Cable, Ltd. Compound semiconductor wafer, light emitting diode and manufacturing method thereof
CN101878540B (zh) * 2007-11-29 2013-11-06 日亚化学工业株式会社 发光装置及其制造方法
JP2009211781A (ja) * 2008-03-05 2009-09-17 Fujitsu Ltd 垂直磁気記録媒体の製造方法

Also Published As

Publication number Publication date
US20110042708A1 (en) 2011-02-24
US8597969B2 (en) 2013-12-03
JP2011044477A (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
JP4458116B2 (ja) エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
TWI242891B (en) Method for manufacturing vertical GaN light emitting diode
JP5329341B2 (ja) 光半導体装置及びその製造方法
JP4814503B2 (ja) 半導体素子とその製造方法、及び電子部品ユニット
JP2013070111A (ja) 半導体発光素子
JP5460831B1 (ja) 半導体発光素子
JP6367175B2 (ja) 半導体発光素子
TW200828628A (en) High efficiency light-emitting diode and method for manufacturing the same
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010205969A (ja) 光半導体装置及びその製造方法
JP2006049871A (ja) 窒化物系化合物半導体発光素子およびその製造方法
US8193070B2 (en) Method for bonding layers, corresponding device and organic light-emitting diode
JP2013128008A (ja) 半導体発光装置およびその製造方法
JPH10303460A (ja) 半導体素子およびその製造方法
US8916396B2 (en) Method of manufacturing semiconductor element
JP2007180302A (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP4110524B2 (ja) 発光素子及び発光素子の製造方法
JP4062111B2 (ja) 発光素子の製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP4508534B2 (ja) 窒化物半導体のための電極構造及びその作製方法
JP2005079298A (ja) 発光素子及び発光素子の製造方法
JP2004055924A (ja) 半導体ウエハ貼り合せ体の製造方法
JP4120796B2 (ja) 発光素子及び発光素子の製造方法
JP2006332610A (ja) 発光素子の製造方法及び発光素子
JP2010251384A (ja) 酸化亜鉛系半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130724

R150 Certificate of patent or registration of utility model

Ref document number: 5329341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees