JP6090111B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6090111B2
JP6090111B2 JP2013224210A JP2013224210A JP6090111B2 JP 6090111 B2 JP6090111 B2 JP 6090111B2 JP 2013224210 A JP2013224210 A JP 2013224210A JP 2013224210 A JP2013224210 A JP 2013224210A JP 6090111 B2 JP6090111 B2 JP 6090111B2
Authority
JP
Japan
Prior art keywords
layer
titanium
laminating
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013224210A
Other languages
English (en)
Other versions
JP2015008264A (ja
Inventor
倫章 村上
倫章 村上
岡　徹
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2013224210A priority Critical patent/JP6090111B2/ja
Priority to US14/280,398 priority patent/US9620608B2/en
Publication of JP2015008264A publication Critical patent/JP2015008264A/ja
Application granted granted Critical
Publication of JP6090111B2 publication Critical patent/JP6090111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Description

本発明は、半導体装置に関する。
従来、窒化ガリウムを用いた半導体の電極として、金（Ａｕ）が用いられている（例えば、特許文献１）。特許文献１の半導体装置は、半導体基板上に、アルミニウム（Ａｌ）層、バリアメタル層、が順に積層されており、バリアメタル層上には電極層として金（Ａｕ）が積層されている構造となっている。
特開２００６−１７３３８６号公報
しかし、特許文献１に記載された技術において、電極は金を用いているため、製造コストが嵩むという課題があった。そのほか、従来の半導体装置においては、その小型化や、省資源化、製造の容易化、製造の精確さ、作業性の向上等が望まれていた。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
本発明の第１の形態は、
半導体装置の製造方法であって、
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、
前記電極層を積層する工程の後に、４００℃以上５００℃以下で熱処理を行なう工程と、を備え、
前記窒化チタン層の厚みは２００ｎｍ以上であり、
前記第１のチタン層は、前記半導体層の第１の面に対して加工処理が施された後に、前記第１の面とは逆の面に形成される層である。
本発明の第２の形態は、
半導体装置の製造方法であって、
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、
前記電極層を積層する工程の後に、４００℃以上５００℃以下で熱処理を行なう工程と、を備え、さらに、
前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間、または、前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程、を備え、
前記窒化チタン層の厚みは７５ｎｍより厚く、
前記第１のチタン層は、前記半導体層の第１の面に対して加工処理が施された後に、前記第１の面とは逆の面に形成される層である。
本発明の第３の形態は、
半導体装置の製造方法であって、
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、
前記電極層を積層する工程の後に、４００℃以上５００℃以下で熱処理を行なう工程と、を備え、さらに、
前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程と、
前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第３のチタン層を積層する工程と、を備え、
前記窒化チタン層の厚みは７５ｎｍより厚く、
前記第１のチタン層は、前記半導体層の第１の面に対して加工処理が施された後に、前記第１の面とは逆の面に形成される層である。また、本発明は以下の形態として実現することもできる。
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層と、を備え、前記窒化チタン層の厚みは２００ｎｍ以上である。この形態の半導体装置によれば、電極としてＡｕより安価な電極を用いることができる。
（２）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層と、を備え、さらに、前記アルミニウム層と前記窒化チタン層との間、または、前記窒化チタン層と前記電極層との間に、チタンにより形成されている第２のチタン層、を備え、前記窒化チタン層の厚みは７５ｎｍより厚い。この形態の半導体装置によれば、電極としてＡｕより安価な電極を用いることができる。また、この形態の半導体装置によれば、第２のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
（３）上記形態の半導体装置において、前記第２のチタン層の厚みは、５ｎｍ以上としてもよい。
（４）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層と、を備え、さらに、前記アルミニウム層と前記窒化チタン層との間に、チタンにより形成されている第２のチタン層と、前記窒化チタン層と前記電極層との間に、チタンにより形成されている第３のチタン層と、を備え、前記窒化チタン層の厚みは７５ｎｍより厚い。この形態の半導体装置によれば、電極としてＡｕより安価な電極を用いることができる。また、この形態の半導体装置によれば、第２のチタン層および第３のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
（５）上記形態の半導体装置において、前記第２のチタン層の厚みと、前記第３のチタン層の厚みとは、それぞれ５ｎｍ以上としてもよい。
（６）上記形態の半導体装置において、前記半導体層は、ＩＩＩ族窒化物のｎ型半導体により形成されていてもよい。この形態の半導体装置によれば、ＩＩＩ族窒化物のｎ型半導体と電極との接触は、良好なオーミック接触とすることができる。
（７）上記形態の半導体装置において、前記第１のチタン層は、前記半導体層の第１の面に対して加工処理がなされた後に、前記第１の面とは逆の面に形成される層であるとしてもよい。この形態の半導体装置によれば、加工処理がなされる第１の面とは逆の面に、電極層を面全体に堆積できる。このため、半導体を他のデバイスに実装する際に、電極間の抵抗を低くできる。また、実装する際の密着性を向上できる。
（８）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、を備え、前記窒化チタン層の厚みは２００ｎｍ以上である。この形態の半導体装置の製造方法によれば、電極としてＡｕより安価な電極を用いるため、半導体装置の製造コストを削減することができる。
（９）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、を備え、さらに、前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間、または、前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程、を備え、前記窒化チタン層の厚みは７５ｎｍより厚い。この形態の半導体装置の製造方法によれば、電極としてＡｕより安価な電極を用いるため、半導体装置の製造コストを削減することができる。また、この形態の半導体装置の製造方法によれば、第２のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
（１０）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、を備え、さらに、前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程と、前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第３のチタン層を積層する工程と、を備え、前記窒化チタン層の厚みは７５ｎｍより厚い。この形態の半導体装置の製造方法によれば、電極としてＡｕより安価な電極を用いるため、半導体装置の製造コストを削減することができる。また、この形態の半導体装置の製造方法によれば、第２のチタン層および第３のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
（１１）上記形態の半導体装置の製造方法において、さらに、前記電極層を積層する工程の後に、前記各工程により生成された積層体に対して５５０度未満で熱処理を行う工程、を備え、前記半導体層は、ＩＩＩ族窒化物のｎ型半導体より形成されているとしてもよい。この形態の半導体装置の製造方法によれば、ＩＩＩ族窒化物のｎ型半導体より形成されている半導体と電極との接触は、良好なオーミック接触とすることができる。
（１２）上記形態の半導体装置の製造方法において、前記第１のチタン層を積層する工程から前記電極層を積層する工程までの工程は、いずれも非酸素雰囲気において行うとしてもよい。この形態の半導体装置の製造方法によれば、積層する金属の酸化を防止できる。
（１３）上記形態の半導体装置の製造方法において、前記第１のチタン層を積層する工程から前記電極層を積層する工程までの工程は、いずれも連続で行うとしてもよい。この形態の半導体装置の製造方法によれば、同一装置内において各積層工程を連続して行うことができる。このため、工数削減が可能となる。
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
本発明は、半導体装置以外の種々の形態で実現することも可能である。例えば、半導体装置、半導体装置を備える電力変換装置等の形態で実現することができる。
本発明によれば、電極としてＡｕより安価な電極を用いることができる。
第１実施形態における半導体装置１００の構成を模式的に示す断面図。 第１実施形態における半導体装置１００の製造方法を示すフローチャート。 第２実施形態における半導体装置１１０の構成を模式的に示す断面図。 第２実施形態における半導体装置１１０の製造方法を示すフローチャート。 本実施形態の半導体装置の性能を評価するために用いた試作品を作成するためのフローチャート。 熱処理後に電極側から試作品を撮影した画像。 性能評価の結果を示す図。 試作例の構成を示す図。 各試作例のマイクロスクラッチ試験の結果。 試作例７の各層をＴＥＭ（Transmission Electron Microscope）により撮影した画像。
Ａ．第１実施形態：
Ａ１．半導体装置１００の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、本実施形態における半導体装置１００の断面の一部を示している。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。また、図１には、説明を容易にするために、相互に直行するＸＹＺ軸が図示されている。以降の図についても同様である。なお、本明細書において、層の厚さとは、Ｘ軸方向の厚みをいう。
本実施形態における半導体装置１００は、ＳＢＤ（Schottky Barrier Diode）である。半導体装置１００は、半導体層１０と、チタン層２０と、アルミニウム層３０と、窒化チタン層４０と、電極層５０とを備える。
半導体層１０は、ＩＩＩ族窒化物のｎ型半導体により形成されている。「ＩＩＩ族窒化物」とは、ＩＩＩ−Ｖ族化合物のうち、Ｖ族元素として窒素を用いたものをいう。ＩＩＩ族窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウムが挙げられる。「ｎ型半導体」とは、ＩＩＩ族窒化物の場合は、ドナー不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などを添加した半導体をいう。本実施形態においては、半導体として、窒化ガリウムを用いた。なお、本明細書において半導体層１０を半導体基板１０とも呼ぶ。
窒化ガリウムは、他の半導体と比較して、（ｉ）熱伝導率が大きいため放熱性に優れている点、（ｉｉ）高温においても作動する点、（ｉｉｉ）電子の飽和速度が大きい点、（ｉｖ）絶縁破壊電圧が高い点で好ましい。
チタン層２０は、半導体層１０の一方の面を覆うように形成されている。チタン層２０は、チタンを主成分とする層である。本実施形態において、チタン層２０の厚さは１７．５ｎｍとする。
アルミニウム層３０は、チタン層２０に対して半導体層１０とは反対側（−Ｘ軸方向側）に形成されている。アルミニウム層３０は、アルミニウムを主成分とする層である。本実施形態において、アルミニウム層３０はアルミニウムのみからなる単層であり、その厚さは２００ｎｍである。なお、アルミニウム層は、アルミニウムを９０％以上含有する化合物（合金）であれば良く、その様な化合物であれば、アルミニウムの単層と同等の効果が得られる。化合物（合金）の例としてはＡｌ−ＳｉやＡｌ−Ｃｕなどが挙げられる。
窒化チタン層４０は、アルミニウム層３０に対してチタン層２０とは反対側（−Ｘ軸方向側）に形成されている。窒化チタン層４０は、窒化チタンを主成分とする層である。本実施形態において、窒化チタン層４０の厚さは２００ｎｍとする。窒化チタン層４０の厚さは、２０００ｎｍ以下が好ましい。２０００ｎｍより厚くすることにより、窒化チタン層４０で破損が発生しやすくなり、電極層５０との密着性が低下するためである。
電極層５０は、窒化チタン層４０に対してアルミニウム層３０とは反対側（−Ｘ軸方向側）に形成されている。電極層５０は、銅（Ｃｕ）を主成分とする層である。本実施形態において、電極層５０の厚さは１００ｎｍとする。
このような形態とすることによって、電極として金よりも安価な銅を用いることができる。このため、製造コストを抑えることができる。また、このような形態とすることによって、半導体と電極（銅）との接触は、良好なオーミック接触となる。
Ａ２．半導体装置１００の製造方法：
図２は、第１実施形態における半導体装置１００の製造方法を示すフローチャートである。ステップＳ１００では、半導体基板１０を用意する。半導体基板１０のチタン層２０が形成される面には、予めエッチングが施されている。エッチングには、ドライエッチングやウェットエッチングがあるが、本実施形態においては、ドライエッチングを用いる。エッチングを施すことにより、接触抵抗率を下げることができる。また、半導体基板１０は、チタン層２０が形成される面とは反対側（＋Ｘ軸方向側）の面に予め加工処理が施されている。
予め施されている加工処理は、（ｉ）半導体基板１０への凹凸形状の形成、（ｉｉ）ソース電極の形成、（ｉｉｉ）絶縁膜の形成、（ｉｖ）ドライエッチング、（ｖ）ドレイン電極の形成、（ｖｉ）ゲート電極の形成、および（ｖｉｉ）熱処理を含む。
次に、ステップＳ１１０では、半導体基板１０の加工処理が施されていない側（―Ｘ軸方向側）の面にチタン層２０を形成する。チタン層２０の形成はスパッタリングにより行う。具体的には、まず、非酸素雰囲気のチャンバー内にアルゴンを導入した後、半導体層１０を設置する。次に、プラズマ化させたアルゴン（Ａｒ）の原子核を、ターゲットに当てる。その後、アルゴンの原子核があたった部分のターゲット原子が飛び、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面に付着する。スパッタリングを用いることにより、予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体を、短時間で均一に成膜することができる。なお、スパッタリング時のＲＦ（Radio Frequency）パワーなどの条件は使用する機器により異なるため、適宜最適な条件に設定する。以下、各層のスパッタリング時も同様とする。
ステップＳ１１０において、ターゲットはチタンを放出するターゲットを用いる。「非酸素雰囲気」とは、酸素の分圧が、大気における酸素の分圧の１％未満である雰囲気をいう。
ステップＳ１２０では、チタン層２０の表面（−Ｘ軸方向側の面）にアルミニウム層３０を形成する。アルミニウム層３０の形成についても、スパッタリングを用いる。なお、ターゲットは、アルミニウムを放出するターゲットを用いる。
ステップＳ１３０では、アルミニウム層３０の表面（−Ｘ軸方向側の面）に窒化チタン層４０を形成する。窒化チタン層４０の形成についても、スパッタリングを用いる。なお、ターゲットは、チタンを放出するターゲットを用いる。また、スパッタリングを行う際、チャンバー内に、アルゴンと共に窒素ガスも導入する。この条件でスパッタリングを行うことにより、アルミニウム層３０の表面（−Ｘ軸方向側の面）に窒化チタン層４０を形成できる。
ステップＳ１４０では、窒化チタン層４０の表面（−Ｘ軸方向側の面）に電極層５０を形成する。電極層５０の形成についても、スパッタリングを用いる。なお、ターゲットは、銅を放出するターゲットを用いる。なお、本実施形態において、ステップＳ１１０からステップＳ１４０の成膜は、半導体基板１０をチャンバー内から出さない連続成膜とする。
ステップＳ１５０では、熱処理を行う。本実施形態における熱処理とは、半導体層１０と電極層５０との接触をオーミック接触とするための熱処理をいう。本実施形態において、熱処理は４００度で３０分間行う。以上の処理により、本実施形態における半導体装置１００が製造される。
この形態の半導体装置の製造方法によれば、電極として金より安価な銅を電極として用いるため、半導体装置の製造コストを削減することができる。また、この形態の半導体装置の製造方法によれば、窒化ガリウムにより形成されている半導体と電極との接触は、良好なオーミック接触とすることができる。
また、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、いずれも非酸素雰囲気において行われる。このため、積層する金属の酸化を防止できる。
また、本実施形態において、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体に各層（２０、３０、４０、５０）を堆積している。このため、電極層５０はこの面（−Ｘ方向側の面）全体に堆積できるため、半導体装置１００を他のデバイスに実装する際に、電極間の抵抗を低くできる。また、半導体装置１００を他のデバイスに実装する際の密着性を向上できる。
Ｂ．第２実施形態：
Ｂ１．半導体装置１１０の構成：
図３は、第２実施形態における半導体装置１１０の構成を模式的に示す断面図である。図３は、本実施形態における半導体装置１１０の断面の一部を示している。図１と同じように、半導体装置１１０の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。
第２実施形態における半導体装置１１０は、（ｉ）チタン層３５とチタン層４５とを備える点と、（ｉｉ）窒化チタン層４０の厚さとが図１に示した第１実施形態における半導体装置１００と異なっている。第２実施形態における半導体装置１１０の他の構成は、第１実施形態における半導体装置１００と同じである。
チタン層３５は、アルミニウム層３０と窒化チタン層４０との間に形成されている。チタン層３５は、チタンを主成分とする層である。本実施形態において、チタン層３５の厚さは５ｎｍとする。
チタン層４５は、窒化チタン層４０と電極層５０との間に形成されている。チタン層４５は、チタンを主成分とする層である。本実施形態において、チタン層４５の厚さは５ｎｍとする。
第１実施形態の半導体装置１００では、窒化チタン層４０の厚さは２００ｎｍである。一方、本実施形態の半導体装置１１０では、窒化チタン層４０の厚さは１００ｎｍである。
このように、半導体装置１１０では、層の厚み方向（Ｘ軸方向）において、窒化チタン層４０の前後にチタン層３５とチタン層４５とが形成されている。このため、第２実施形態における窒化チタン層４０は、第１実施形態の半導体装置１００の場合と比較して、より薄くできる。なお、半導体装置１１０は半導体装置１００と同様に、製造コストを抑えることができ、かつ、半導体と電極との接触は良好なオーミック接触となる。
Ｂ２．半導体装置１１０の製造方法：
図４は、第２実施形態における半導体装置１１０の製造方法を示すフローチャートである。第２実施形態における半導体装置１１０の製造方法は、（ｉ）チタン層形成を行う工程（ステップＳ１２５、ステップＳ１３５）を備える点と、（ｉｉ）ステップＳ１３０における窒化チタン層４０の厚さとが、図２に示した半導体装置１００の製造方法と異なっている。しかし、半導体装置１１０の製造方法における他の工程は、半導体装置１００の製造法と同じである。
半導体装置１１０の製造方法においては、ステップＳ１２０とステップＳ１３０との間に、ステップＳ１２５を行う。ステップＳ１２５では、アルミニウム層３０の表面（−Ｘ軸方向側の面）にチタン層３５を形成する。チタン層３５の形成についても、スパッタリングを用いる。
半導体装置１１０の製造方法においては、ステップＳ１３０とステップＳ１４０との間に、ステップＳ１３５を行う。ステップＳ１３５では、窒化チタン層４０の表面（−Ｘ軸方向側の面）にチタン層４５を形成する。チタン層４５の形成についても、スパッタリングを用いる。
第１実施形態の半導体装置１００の製造方法では、ステップＳ１３０における窒化チタン層４０の厚さは２００ｎｍである。一方、本実施形態の半導体装置１１０の製造方法では、ステップＳ１３０における窒化チタン層４０の厚さは１００ｎｍである。
Ｃ．性能評価：
Ｃ１．金属同士の反応評価：
例えば、アルミニウム層３０のアルミニウムと電極層５０の銅との反応のように、各層の金属同士が反応した場合、半導体層１０と電極層５０との接触は、良好なオーミック接触とはならない。このため、本実施形態の半導体装置１００において、各層の金属同士が反応するかどうかの性能評価を行った。
図５は、本実施形態の半導体装置の性能を評価するために用いた試作品を作成するためのフローチャートである。まず、ステップＳ２００では、サファイア基板を用意する。本実施形態において、半導体としては窒化ガリウムを用いている。しかし、性能評価においては、（i）安価である点と、（ｉｉ）サファイア基板は透明であるために、サファイア基板側から各金属層における反応の有無が視認できる点とからサファイア基板を用いた。
ステップＳ２１０では、サファイア基板上に金属層を形成する。なお、実験に使用した試作例における各金属層の構成は以下の通りである。
［試作例１］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／窒化チタン層４０（層厚：２５ｎｍ）／電極層５０（層厚：１００ｎｍ）
［試作例２］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／窒化チタン層４０（層厚：１００ｎｍ）／電極層５０（層厚：１００ｎｍ）
［試作例３］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／窒化チタン層４０（層厚：２００ｎｍ）／電極層５０（層厚：１００ｎｍ）
なお、試作例１から試作例３は、窒化チタン層４０の層厚のみ異なるが、それ以外は同じである。
［試作例４］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／チタン層３５（層厚：５ｎｍ）／窒化チタン層４０（層厚：７５ｎｍ）／チタン層４５（層厚：５ｎｍ）／電極層５０（層厚：１００ｎｍ）
［試作例５］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／チタン層３５（層厚：５ｎｍ）／窒化チタン層４０（層厚：１００ｎｍ）／チタン層４５（層厚：５ｎｍ）／電極層５０（層厚：１００ｎｍ）
なお、試作例４と試作例５は、窒化チタン層４０の層厚のみ異なるが、それ以外は同じである。また、試作例１から試作例３と試作例４から試作例５とは、チタン層３５とチタン層４５が備えられている点と、窒化チタン層４０の層厚とが異なるが、それ以外は同じである。
ステップＳ２２０では、熱処理を行う。全ての試作例において、４００度で３０分の熱処理を行う。なお、試作例３と試作例４においては、４００度３０分の熱処理後、室温（２３度）まで放冷した後、耐熱性評価のために、（ｉ）４００度３０分、（ｉｉ）４５０度３０分、（ｉｉｉ）５００度３０秒、（ｉｖ）５００度５分の熱処理をそれぞれの試作例において行った。また、試作例３と試作例４においては、（ｖ）５５０度５分の熱処理をそれぞれの試作例において行った。
ステップＳ２３０では、サファイア基板側および電極層側から金属の反応の有無を視認において確認を行った。
図６は、熱処理後に電極側から試作品を撮影した画像である。図６（Ａ）は、金属同士の反応が視認により確認できた場合の画像である。図６（Ｂ）は、金属同士の反応が視認により確認できなかった場合の画像である。光の反射により、図６（Ａ）と図６（Ｂ）のいずれの画像にも撮影者の手が写りこんでいる。図６（Ｂ）においては、光が正確に反射している。一方、図６（Ａ）においては、画像の上側に黒くにじんだ部分が視認できる。この部分は、金属同士が反応していることを示している。
図７は、性能評価の結果を示す図である。「○」は、金属同士の反応が視認により確認できなかった場合を示す。一方、「×」は、金属同士の反応が視認により確認できた場合を示す。
この性能評価の結果から、半導体装置１００と同じ積層順に金属層を配置した場合、窒化チタン層４０を２００ｎｍ以上とした場合に、金属同士の反応が視認により確認できなかった（試作例２および試作例３参照）。半導体装置１１０と同じ積層順に金属層を配置した場合、窒化チタン層４０を７５ｎｍより厚くした場合に、金属同士の反応が視認により確認できなかった（試作例４および試作例５参照）。また、耐熱性において、半導体装置１００と同じ積層順に金属層を配置した場合、窒化チタン層４０を２００ｎｍ以上とした場合に、４００度３０分の加熱後、５００度５分の加熱処理を行ったとしても金属同士の反応が視認により確認できなかった（試作例３参照）。
各層の金属同士の反応が視認により確認できなかった条件を、半導体装置１００や半導体装置１１０に適応した場合、半導体層１０と電極層５０との接触は、良好なオーミック接触となると考えられる。なお、試作例４と試作例５において、チタン層３５とチタン層４５とを窒化チタン層４０の前後に積層した場合に、窒化チタン層４０の厚みを薄くできる理由としては、窒化チタンの結晶粒界をチタンが埋めることで金属間の反応を抑制したという理由が考えられる。このため、窒化チタン層４０の前もしくは後にチタン層を厚さ５ｎｍとして配置しても、同様の効果が得られると類推することができる。
Ｃ２．密着性評価：
各層の形成完了前に、非酸素条件下より取り出して酸素条件下に置くことは、一般的に好ましくない。この理由としては、形成済みの層の表面に酸化膜が生じ、酸化膜に起因してその上に形成される層との密着性が低下する虞があるためである。このため、金属層の密着性の評価を行った。密着性の評価方法として、ＪＩＳ Ｒ−３２５５に準拠したマイクロスクラッチ試験方法を採用した。
図８は、試作例の構成を示す図である。試作例において、半導体基板はシリコン基板を用い、電極として銀（Ａｇ）を用いた。つまり、この評価に用いる電極層は、銀を主成分とする層である。電極層の成膜後、全ての試作例において４００度３０分の熱処理を行なった。各試作例において、シリコン基板上に各層が以下の順番および厚みで積層されている。
［試作例６］
シリコン基板／窒化チタン層（層厚：３５ｎｍ）／アルミニウム層（層厚：３００ｎｍ）／窒化チタン層（層厚：５０ｎｍ）／チタン層（層厚：５ｎｍ）／電極層（層厚：１００ｎｍ）
［試作例７］
シリコン基板／窒化チタン層（層厚：３５ｎｍ）／アルミニウム層（層厚：３００ｎｍ）／窒化チタン層（層厚：５０ｎｍ）／チタン層（層厚：５ｎｍ）／電極層（層厚：１００ｎｍ）
全ての試作例において、スパッタ装置により非酸素雰囲気下において金属層を形成した。試作例６は、非酸素雰囲気下において連続成膜した。一方、試作例７は、アルミニウム層の成膜後、半導体装置を酸素雰囲気に曝し、その後、続きの成膜を行なった。上記の点以外は、試作例６と試作例７との試作方法は同じである。
図９は、各試作例のマイクロスクラッチ試験の結果である。縦軸はセンサーアウトプットを示し、横軸は荷重（ｍＮ）を示す。膜の剥がれ始める荷重の値が大きいほど、密着性が高いことを示す。上段の図は、試作例６の結果を示し、下段の図は、試作例７の結果を示す。
図９の結果より、試作例７は、約２０ｍＮの荷重により膜が剥がれ始めたのに対し、試作例６は、約２５ｍＮの荷重により膜が剥がれ始めた。この結果は、成膜時に半導体装置を酸素雰囲気に曝した場合の密着性は、非酸素雰囲気において連続成膜した場合の密着性と比べて低いことを示している。
図１０は、試作例７の各層をＴＥＭ（Transmission Electron Microscope）により撮影した画像である。画像における最下層は、アルミニウム（Ａｌ）層であり、その上に、窒化チタン（ＴｉＮ）層、チタン（Ｔｉ）層、電極（Ａｇ）層が積層された状態が撮影されている。この画像から、窒化チタン層の膜厚は約２３ｎｍであり、チタン層の膜厚は約１７ｎｍであり、電極層の膜厚は約９８ｎｍであることがわかる。なお、この画像から、アルミニウム層と窒化チタン層との間に、膜Fがあることが視認できる。膜Fは、アルミニウムが酸化した膜と推測される。膜Fを除く各層の境界はあいまいであるのに対し、膜Fの境界は明確であることから、この膜が他の層と密着性が低いことを示すと推測される。
以上の結果から、金属膜を形成する際は、酸素雰囲気に曝すことなく、連続成膜することが好ましいことがわかる。つまり、連続成膜により各金属層の密着性を向上させることができる。
Ｄ．変形例：
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
Ｄ１．変形例１：
本実施形態において、ステップＳ１００において半導体層１０は予め用意されている。しかし、本発明はこれに限られない。つまり、ステップＳ１１０の直前に半導体基板１０を形成してもよい。具体的には、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）により、半導体層１０を形成することができる。
Ｄ２．変形例２：
本実施形態において、金属層の形成方法はスパッタリングにより行う。しかし、本発明はこれに限られない。金属層の形成方法として、例えば、液相成膜法や、蒸着法や、化学的気相法を用いてもよい。
Ｄ３．変形例３：
本実施形態において、半導体層１０には下記の順に金属層が配置されている。
第１実施形態：チタン層２０／アルミニウム層３０／窒化チタン層４０／電極層５０
第２実施形態：チタン層２０／アルミニウム層３０／チタン層３５／窒化チタン層４０／チタン層４５／電極層５０
上記各層は、互いに接触して配置されている。しかし、本発明はこれに限らない。金属層の配置としては、例えば、バリアメタルとしてチタンにより形成される層を各層の間のうちの少なくとも一箇所に積層してもよい。また、各層において、不純物などの他の成分が混入されていてもよい。
Ｄ４．変形例４：
本実施形態において、熱処理は４００度３０分行っている。しかし、本発明はこれに限らない。熱処理を行う場合、半導体と電極との接触がオーミック接触となる温度および時間であればよく、例えば、４５０度３０分、５００度５分としてもよい。
Ｄ５．変形例５：
本実施形態において、半導体装置はＳＢＤとしている。しかし、本発明はこれに限らない。半導体装置としては、例えば、ＦＥＴ（Field Effect Transistor）としてもよい。
Ｄ６．変形例６：
本実施形態において、半導体はＩＩＩ族窒化物である窒化ガリウムを用いている。しかし、本発明はこれに限らない。半導体としては、例えば、窒化アルミニウムや窒化インジウムなどのＩＩＩ族窒化物を用いてもよく、シリコンや、ガリウムヒ素や、シリコンカーバイドなどを用いてもよい。
Ｄ７．変形例７：
本実施形態においては、チタン層２０などを積層する面とは反対側の面に予め加工処理が施された半導体基板１０を用いている。しかし、本発明は、これに限られない。電極層５０などを半導体層１０に形成した後に、電極層５０とは反対側の半導体層１０の面に加工処理を施してもよい。
Ｄ８．変形例８：
本実施形態において、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、いずれも非酸素雰囲気において行われる。しかし、本発明はこれに限られない。チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、非酸素雰囲気において行われなくてもよいし、少なくとも１工程を非酸素雰囲気において行うとしてもよい。
Ｄ９．変形例９：
本実施形態において、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、連続成膜で行われている。しかし、本発明はこれに限られない。また、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、連続成膜ではなくても良い。更に、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、少なくとも１工程を別のチャンバーで行ってもよい。
Ｄ１０．変形例１０：
本実施形態において、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体に各層（２０、３０、４０、５０）を堆積している。しかし、本発明はこれに限られない。半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体ではなく、面の一部に各層（２０、３０、４０、５０）を堆積してもよい。
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
１０…半導体層
２０…チタン層
３０…アルミニウム層
３５…チタン層
４０…窒化チタン層
４５…チタン層
５０…電極層
１００…半導体装置
１１０…半導体装置

Claims (6)

  1. 半導体装置の製造方法であって、
    半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
    前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
    前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
    前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、
    前記電極層を積層する工程の後に、４００℃以上５００℃以下で熱処理を行なう工程と、を備え、
    前記窒化チタン層の厚みは２００ｎｍ以上であり、
    前記第１のチタン層は、前記半導体層の第１の面に対して加工処理が施された後に、前記第１の面とは逆の面に形成される層である、半導体装置の製造方法。
  2. 半導体装置の製造方法であって、
    半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
    前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
    前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
    前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、
    前記電極層を積層する工程の後に、４００℃以上５００℃以下で熱処理を行なう工程と、を備え、さらに、
    前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間、または、前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程、を備え、
    前記窒化チタン層の厚みは７５ｎｍより厚く、
    前記第１のチタン層は、前記半導体層の第１の面に対して加工処理が施された後に、前記第１の面とは逆の面に形成される層である、半導体装置の製造方法。
  3. 半導体装置の製造方法であって、
    半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
    前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
    前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
    前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銅により形成されている電極層を積層する工程と、
    前記電極層を積層する工程の後に、４００℃以上５００℃以下で熱処理を行なう工程と、を備え、さらに、
    前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程と、
    前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第３のチタン層を積層する工程と、を備え、
    前記窒化チタン層の厚みは７５ｎｍより厚く、
    前記第１のチタン層は、前記半導体層の第１の面に対して加工処理が施された後に、前記第１の面とは逆の面に形成される層である、半導体装置の製造方法。
  4. 請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法であって、さらに、
    前記電極層を積層する工程の後に、前記各工程により生成された積層体に対して５５０度未満で熱処理を行う工程、を備え、
    前記半導体層は、ＩＩＩ族窒化物のｎ型半導体より形成されている、半導体装置の製造方法。
  5. 請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法であって、
    前記第１のチタン層を積層する工程から前記電極層を積層する工程までの工程は、いずれも非酸素雰囲気において行う、半導体装置の製造方法。
  6. 請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法であって、
    前記第１のチタン層を積層する工程から前記電極層を積層する工程までの工程は、いずれも連続で行う、半導体装置の製造方法。
JP2013224210A 2013-05-29 2013-10-29 半導体装置およびその製造方法 Active JP6090111B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013224210A JP6090111B2 (ja) 2013-05-29 2013-10-29 半導体装置およびその製造方法
US14/280,398 US9620608B2 (en) 2013-05-29 2014-05-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013112500 2013-05-29
JP2013112500 2013-05-29
JP2013224210A JP6090111B2 (ja) 2013-05-29 2013-10-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015008264A JP2015008264A (ja) 2015-01-15
JP6090111B2 true JP6090111B2 (ja) 2017-03-08

Family

ID=51984228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013224210A Active JP6090111B2 (ja) 2013-05-29 2013-10-29 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US9620608B2 (ja)
JP (1) JP6090111B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145316A (ja) 2019-03-06 2020-09-10 豊田合成株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109674A (ja) * 1990-08-29 1992-04-10 Victor Co Of Japan Ltd 化合物半導体装置
JP2783349B2 (ja) * 1993-07-28 1998-08-06 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
US6639261B2 (en) * 1998-12-08 2003-10-28 Micron Technology, Inc. Method for forming a low leakage contact in a CMOS imager
US6323044B1 (en) * 1999-01-12 2001-11-27 Agere Systems Guardian Corp. Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
JP4099989B2 (ja) * 2001-11-22 2008-06-11 日亜化学工業株式会社 ｎ型窒化物半導体の電極形成方法
EP1450414A3 (en) 2003-02-19 2008-12-24 Nichia Corporation Nitride semiconductor device
JP4547933B2 (ja) * 2003-02-19 2010-09-22 日亜化学工業株式会社 窒化物半導体素子
JP4597653B2 (ja) * 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
JP2008171890A (ja) * 2007-01-09 2008-07-24 Ulvac Japan Ltd 半導体装置用電極膜
KR20150103291A (ko) * 2008-01-08 2015-09-09 목스트로닉스 인코포레이티드 고성능 헤테로구조 발광 소자 및 방법
JP5142849B2 (ja) * 2008-06-18 2013-02-13 株式会社アルバック 成膜装置および成膜方法
JP5329341B2 (ja) * 2009-08-19 2013-10-30 スタンレー電気株式会社 光半導体装置及びその製造方法
JP5707772B2 (ja) * 2010-08-06 2015-04-30 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
TWI441303B (zh) 2011-06-10 2014-06-11 Univ Nat Chiao Tung 適用於銅製程的半導體裝置
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법

Also Published As

Publication number Publication date
US9620608B2 (en) 2017-04-11
JP2015008264A (ja) 2015-01-15
US20140353832A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
US9401411B2 (en) SiC semiconductor device and method for manufacturing the same
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
EP2793265B1 (en) Semiconductor device and manufacturing method
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
US20060234501A1 (en) Semiconductor Device and method of manufacturing the same
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
JP3890311B2 (ja) 半導体装置およびその製造方法
WO2011078252A1 (ja) III族窒化物半導体のｎ型コンタクト電極およびその形成方法
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
US9269579B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6040904B2 (ja) 半導体装置およびその製造方法
JP2008147294A (ja) 電子デバイス
US9741578B2 (en) Manufacturing method of semiconductor device
JP6090111B2 (ja) 半導体装置およびその製造方法
JP6171850B2 (ja) 半導体装置およびその製造方法
EP2942805A1 (en) Semiconductor device and manufacturing method
JP2009272530A (ja) 半導体装置とその製造方法
JP5825272B2 (ja) 半導体装置及びその製造方法
JP2018163928A (ja) 半導体装置の製造方法
JP3823826B2 (ja) 半導体素子の製造方法
JP6458525B2 (ja) 炭化珪素半導体装置の製造方法
JPH04206741A (ja) ショットキ接合の形成方法
JP2011014676A (ja) 電子デバイス及びオーミック電極形成方法
JP2000340685A (ja) ガラスシール電子部品
JP2010192558A (ja) 電子デバイス及びオーミック電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6090111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150