JPH04206741A - ショットキ接合の形成方法 - Google Patents

ショットキ接合の形成方法

Info

Publication number
JPH04206741A
JPH04206741A JP33669890A JP33669890A JPH04206741A JP H04206741 A JPH04206741 A JP H04206741A JP 33669890 A JP33669890 A JP 33669890A JP 33669890 A JP33669890 A JP 33669890A JP H04206741 A JPH04206741 A JP H04206741A
Authority
JP
Japan
Prior art keywords
layer
gaas
tan
heat treatment
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33669890A
Other languages
English (en)
Inventor
Haruo Yamagishi
山岸 春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33669890A priority Critical patent/JPH04206741A/ja
Publication of JPH04206741A publication Critical patent/JPH04206741A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体素子製造におけるショットキ゛接合の形
成方法に係り、特にm−v族化合物半導体素子製造にお
いて熱的安定性に優れたショットキ接合の形成方法に関
する。
(従来の技術) 近年、電界効果トランジスタ(FET)をはμめとする
半導体デバイスの高性能化、高信頼化を自損して、■−
■族化合物半導体デバイス関連技術の開発、改良が急速
に進められている。それらの中で、良好且つ信頼性の高
い接合特性を示すショットキ接合の形成技術は重要技術
の一つである。
この接合形成技術は、特にGaAsデバイスの開発に関
連して進められてきた。
従来、 GaAs FETのショットキゲート用金属と
しては、その電気伝導性のよいこと、加工性が良好なこ
と、廉価なこと、容易に比較的良好な特性を示すショッ
トキ接合が形成できること等の理由でAQが使用される
ことが多かった。
しかし、最近のFETへの高性能化、高信頼化の要求に
伴ってAQ/GaAs接合において種々の欠点が見出さ
れている1例えば、■は融点が660℃と低く、反応性
が強いため、比較的容易にAQ−GaAg間で反応や相
互拡散が進行する。それによって、ショットキバリア高
さφBの低下、リーク電流の増加、あるいは整流性の良
否の指標であるn値の増大等が起る。上記φBやn値の
変化はFET特性におけるドレイン飽和電流、順方向立
ち上り電圧(Vf)、ピンオフ電圧の変動として現われ
る。
これらの欠点を改善するため種々の対策がとられている
。例えば、AQとGaAsとの間にAQよりも融点の高
い遷移金属であるTi層を介在させたAQ/Ti/Ga
As、 TaやMOを使用した接合等種々試みられてい
る。
(発明が解決しようとする課題) 本発明は、上記事情を考慮してなされたもので、^Q/
GaAsをはじめとする従来のショットキ接合は、一般
に熱的に弱く、ショットキバリヤが劣化し易く、それに
伴ってバリヤ高さφBの低下やn値の増大が起るなど、
デバイス適用上好ましからざる欠点を持っている。
本発明は上記のような欠点を改良し、熱的に強く、安定
した特性を示すショットキ接合を具備した電極の形成方
法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明に係る■−■族化合物半導体素子製造におけるシ
ョットキ接合の形成方法は、m−v族化合物半導体基板
の主面の一部に電子ビーム蒸着法により層厚が50ない
し150人のTa層を形成する工程と、スパッタ法によ
り前記Ta層に積層してTaN層を形成する工程と、前
記積層層が設けられた半導体基板に熱処理を施す工程を
含むことを特徴とする。
(作 用) 上記の如く形成された本発明に係るショットキ接合によ
り、耐熱性にすぐれ、安定な接合特性値(φ5−n)を
示す電極を構成することができる。
(実施例) 以下、本発明にかかるショットキ接合の形成方法を図面
を参照して説明する。
本発明者は熱的に安定なGaAs上へのショットキ接合
を形成すべく種々の実験を重ねる過程において、反応性
の少いことが知られているTaおよびTaNとGaAs
との間の反応性をラザフォード後方散乱(RBS)法に
より調べた。第1図はHe+イオンを用いたRBSスペ
クトルを示す図で、(a)はTa/GaAsと系および
(b)はTaN/GaAs系の夫々堆積させたままの状
態(as−depo)および熱処理後試料で得られた結
果である。上記Ta、TaNはいずれもスパッタ法で形
成した。図から判るように、Ta/GaAs系では。
例えば温度650℃における熱処理でTa−GaAs界
面が著しく変化し、界面で反応が起っていることを示し
ている。これに対して、TaN/GaAs系では、80
0℃の温度における熱処理に於いてもTaN−GaAs
界面においては、はとんど変化がみられず、反応はほと
んど起っていないことを示している。このことはTaN
とGaAsとの界面が熱的に非常に安定であることを示
している。この結果から、TaN/GaAs接合におい
て高い熱的安定性が得られる可能性が考えられる。しか
しながら、一般にTaのような重金属層をスパッタ法で
半導体表面に形成した場合には。
半導体表面に誘発されるダメージにより、接合が不安定
になり、一般に高温(≧600℃)での熱処理を施さな
いと前記の不安定性は緩和されない。しかし特殊な場合
は別にして、′そのような高温の熱処理は通常の半導体
製造プロセスにおいても好ましくない。
ところで、第2図は電子ビーム蒸着法でGaAs表面に
厚さΩのTa層を形成し、その上↓;スパッタ法でTa
Nを積層して形成したTaN/Ta/GaAs接合のφ
BとQとの間の関係を示したものである。図から、Ta
層の厚さ11e50人の接合では、φB〜0.82eV
とぼぼ一定の値を示し、Ω<50人では、φB< 0 
、82eVを示している。このことは、 Ta膜の厚さ
が50Å以上あれば、その上TaN膜をスパッタ法で形
成しても、そのスパッタの影響は接合特性には現れない
こと、Ta膜の厚さが50以下の場合にはTaN膜積層
の際のスパッタの影響が無視できないことを示している
なお、窒化タンタルTaNは通常反応性スパッタ法で窒
素とアルゴンの混合ガス中でTaをスパッタして形成さ
れ、その組成は一般に立方晶のTa、 Nと金属Taの
微結晶の集合体から構成されていることが知られている
上記諸結果を考慮して、本発明者はGaAβ基板上にT
aN層を形成する際のスパッタによるダメージの影響を
阻止するために、まず薄いTa層層重電子ビーム蒸着法
形成し、引き続きその上にスパッタ法によりTaNを積
層してTaN/Ta/GaAs接合を形成ししかる後、
前記接合を具備したGaAs基板に比較的低温度(>3
50℃)の熱処理を施すことにより前記Ta層内八へが
拡散してTa層は窒化タンタルに変成し、結果として熱
的に安定な接合(φB〜0.86eV)が形成されると
いうことを見出し、本発明を考案するに到った。
第3図はGaAs基板上に電子ビーム蒸着法で略100
人の厚さのTa層を被着し、その上に反応性スパッタ法
で厚さ約2000人のTaN層を積層して形成したTa
N/Ta/GaAs接合の特性を示す。(、)は熱処理
時間t^=20分の下での、接合のφBおよびnと熱処
理温度T^の間の関係を示す。同じ<(b)は、■^=
400℃の下でのφBおよびnとt^との間の関係を示
す典型例である。なお(b)で比較のため、電子ビーム
蒸着法で略2000人の厚さのTa層を被着して形成し
たTa/GaAs接合に対する結果を点線で示した。第
3図(a)から判るように、φBの値は14〜300℃
附近までは電子ビーム蒸着法により形成したTa/Ga
As接合の値〜0.82eVとほとんど同じ値を示して
いる。しかし、 TA>300℃では、φBは漸増し、
TA=400〜700℃では略一定値(〜0.87eV
)を示すことが判る。n値は14〜300℃附近までは
〜1.06. TAχ400〜700℃では、〜1.0
5であった。このような、TA>300℃での熱処理特
性は、TaN中の窒素原子がTa層中へ拡散してTa−
GaAs界面がTaN−GaAs界面に変成するためと
推定される。また、第3図(b)の結果は1本発明の有
効性を示している。
図から判るように、φB、 n  の値はほとんど一定
で、接合が安定であること、またφBが大きくリーク電
流が小さいことを示している。
ここで、 Ta層の厚さは、第2図から判るように、少
くとも50Å以上が好ましい、50人より薄いと。
スパッタ時のダメージにより接合のφBが低く不安定で
リーク電流も大きいなどの不具合が起る。
これに対して、Ta層が厚すぎ例えば150人より厚い
場合はTaN層の積層の効果が十分発揮されない。
従ってTa層の厚さは150Å以下が好ましい。
また熱処理温度に関しては少くとも350℃以上が好ま
しく、それ以下の温度ではTaN層積層効果が得られな
かった。
尚、一般にTaNは比抵抗が〜2X10−’Ω・C−程
度でTaに比べて一桁程度大きい。それ故、低抵抗を要
求されるような電極例えばFETのゲート電極に適用す
る場合には1例えばTaN/Ta/GaAs接合形成後
、その上に良伝導性金属例えばAΩを積層して用いれば
よい。
次に、本発明によるショットキ接合形成方法をGaAs
ショットキゲートFETのゲート電極の形成に適用する
場合について、第4図(a)〜(d)を参照して説明す
る。第4図(a)に示すように半絶縁性GaAs基板1
上にn型動作層2を形成した後、この動作層2上にCV
D法によりSin、膜3を堆積させる。
次に第4図(b)に示すようにCVD 5in2膜3上
に例えばフォトレジスト層4でゲート電極形成予定域5
を形成し、GaAs動作層2の一部を露出させる。
次に、第4図(C)に示すように、GaAs基板1を電
子ビーム蒸着装置”内に収容し、装置内を〜X10−’
 丁orrに排気した後、ゲート電極形成域5を含むレ
ジスト層4の全面に例えば100人の厚さ78層6を被
覆する6次に前記Ta層7を被着したGaAs基板1を
速かにスパッタ装置内に収容し、装置内を2X10″”
 Torrに排気した後、窒素ガス、アルゴンガスを順
次導入し、全圧が例えば5 X 10−”Torrの状
態でTaをスパッタして、例えば〜2000人の厚さの
TaN層7を形成する。78層6およびTaN層7の形
成中、 GaAs基板1表面の温度上昇を極力押え、少
なくとも100℃を越えないよう留意する。
続いて、リフトオフ法でゲート電極形成予定域5以外の
TaN層7および78層6を除去する。 。
次に、第1図(d、)に示すように、ゲート電極形成域
5を含むGaAs基板1と熱処理炉内に収容し。
Ar雰囲気中で、400℃、20分の熱処理を施す。
次いで、第4図(e)に示すように、前記GaAs基板
1を蒸着装置内に収容し、ゲート−電極形成域5を含む
Sin、膜3の全面に層厚が略300人のAjlJil
 &被着した後、リフトオフ法でSiO□膜3を除去す
ることにより、ゲート電極9Gが形成される。最後に。
通常の方法によりソース電!195およびドレイン電極
9Dを形成してFETが完成する。
ここに得られたゲート電極の接合特性はn[1==1.
06.バリア高さ φB;0.86eV、および降伏電
圧VR(逆方向電流=1μム)= 29Vであった。ま
た参考のため、同じGaAs基板、寸法で製作したAM
/GaAsゲート電極特性は、n値=1.05、φB;
0.69eVおよびvRユ24Vであった。
第5図および第6図は本発明のTaN/Ta/GaAs
接合と従来のAQ/GaAs接合の特性を比較したもの
である。第5図は雰囲気温度300℃における本発明の
接合(0印)と従来接合(×印)の順方向立ち上り電圧
Vf(初期値Vta )の200H経過後の個数分布を
示したものである。この図によって本発明の有効性は明
らかで、順方向電流の熱的安定性の向上を示している。
第6図は同じ降伏電圧VRの個数分布を示し、本発明の
接合と従来例の接合について比較してたものである0図
から、本発明の方法により形成した接合のVRの増加従
ってリーク電流の低減効果が著しいことを示している。
なお、実施例においては、半導体としてGaAsについ
て説明したが、本発明は他の■−■族化合物半導体に対
しても有効である。
また、本発明の適用例としてFETを製造する場合につ
いて説明したが、金属/半導体接合を含んで構成される
他のデバイスにも有効であることは勿論である。
更に、接合形成金属としてTaおよび丁aNを例に説明
したが、■、Nb、 W、 Ti等の耐熱性金属および
それらの窒化物でも同様の効果が期待できる。
〔発明の効果〕
以上述べたように、本発明によれば、GaAs基板上に
電子ビーム蒸着法により薄いTa層を形成し、そのTa
層にスパッタ法でTaN層と積層してTaN/Ta/G
aAs接合を構成した後、前記接合に熱処理を施すこと
により、耐熱性に優れ、安定な接合特性を示すショット
キ接合電極を形成することができる。
【図面の簡単な説明】
第1図は接合の熱処理前後の反応性を示すRBSスペク
トル図、 第2図は接合特性の介在層厚依存性を示す線図、第3図
は本発明による接合の特性を示す図で、(a)は接合の
バリア高さφBおよびn値と熱処理温度T^との関係を
示す図、 (b)は同じく、φB、 nと熱処理時間t^での関係
を示す図。 第4図(a)〜(e)は本発明の実施例におけるデバイ
ス製造工程を示す断面図、 第5図は本発明の方法と従来の方法とにより形成した接
合の順方向立ち上り電圧の個数分布を示す線図。 第6図は本発明の方法と従来の方法とにより形成した接
合の降伏電圧を示す個数分布を示す線図である。 代理人 弁理士 大 胡 典 夫 0   200   400    G60  (’c
)熱力理混度TA→ 0     1     2.3(s)熟々理詩闇t^
→ 第3図 パリγ高ン残→ へ

Claims (1)

    【特許請求の範囲】
  1.  III−V族化合物半導体基板の主面の一部に電子ビー
    ム蒸着法により層厚が50ないし150ÅのTa層を形
    成する工程と、スパッタ法により前記Ta層に積層して
    TaN層を形成する工程と、前記積層層が設けられた半
    導体基板に熱処理を施す工程を含むIII−V族化合物半
    導体素子製造におけるショットキ接合の形成方法。
JP33669890A 1990-11-30 1990-11-30 ショットキ接合の形成方法 Pending JPH04206741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33669890A JPH04206741A (ja) 1990-11-30 1990-11-30 ショットキ接合の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33669890A JPH04206741A (ja) 1990-11-30 1990-11-30 ショットキ接合の形成方法

Publications (1)

Publication Number Publication Date
JPH04206741A true JPH04206741A (ja) 1992-07-28

Family

ID=18301877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33669890A Pending JPH04206741A (ja) 1990-11-30 1990-11-30 ショットキ接合の形成方法

Country Status (1)

Country Link
JP (1) JPH04206741A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237393A (ja) * 2005-02-25 2006-09-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2006237394A (ja) * 2005-02-25 2006-09-07 Rohm Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237393A (ja) * 2005-02-25 2006-09-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2006237394A (ja) * 2005-02-25 2006-09-07 Rohm Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3280803B2 (ja) 半導体装置及びその製造方法
US6849509B2 (en) Methods of forming a multilayer stack alloy for work function engineering
US9269579B2 (en) Method for manufacturing silicon carbide semiconductor device
JPH0463548B2 (ja)
JP3152739B2 (ja) 半導体集積回路装置の製造方法
JPH04233762A (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
TW201214623A (en) Wiring structure, display device, and semiconductor device
JPH04206741A (ja) ショットキ接合の形成方法
JPH0361346B2 (ja)
JPS6257255A (ja) 化合物半導体装置の製造方法
US5885898A (en) Method for forming diffusion barrier layer
JP2000183349A (ja) シリコン製fetの製造方法
JPH0194657A (ja) 半導体装置用電極・配線
JPH0359580B2 (ja)
JPH04196122A (ja) 半導体装置の製造方法
WO2022115992A1 (zh) 氧化物薄膜晶体管及其制备方法、显示装置
JPH0243726A (ja) 接続配線形成法
JPH11186548A (ja) 半導体装置及びその製造方法
JPH0283920A (ja) 半導体装置の製造方法
JP3189399B2 (ja) 半導体装置の製造方法
JPH0410572A (ja) 半導体集積回路装置及びその製造方法
JPH06104428A (ja) 半導体装置及びその製造方法
JPH02290018A (ja) 半導体装置の製造方法
JPS62213158A (ja) 半導体装置
JPH04155967A (ja) 半導体装置の製造方法