JPH0283920A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0283920A JPH0283920A JP23709088A JP23709088A JPH0283920A JP H0283920 A JPH0283920 A JP H0283920A JP 23709088 A JP23709088 A JP 23709088A JP 23709088 A JP23709088 A JP 23709088A JP H0283920 A JPH0283920 A JP H0283920A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- wiring
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 150000002739 metals Chemical class 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000011261 inert gas Substances 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 For example Inorganic materials 0.000 description 1
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に関し、特にバリアメタ
ルを用いた配線形成方法に関する。
ルを用いた配線形成方法に関する。
〈従来の技術〉
半導体集積回路の高集積化、微細化に伴い、コンタクト
部における特性改善、コンタクト抵抗の増大防止、コン
タクト孔底部における金属配線と半導体層との間の相互
拡散防止のために、金属配線下にバリアメタル層を形成
する方法が用いられている。従来のバリアメタルを用い
た一般的な配線方法を第2図(a )(b )に示す。
部における特性改善、コンタクト抵抗の増大防止、コン
タクト孔底部における金属配線と半導体層との間の相互
拡散防止のために、金属配線下にバリアメタル層を形成
する方法が用いられている。従来のバリアメタルを用い
た一般的な配線方法を第2図(a )(b )に示す。
第2図(a)において、半導体基板として/リフン基板
lを用い、フィールド酸化膜2.不純物拡散層3.ゲー
ト酸化膜4.ゲート電極5が形成されており、そのうえ
に絶縁[6が形成され、不純物拡散層3上にコンタクト
孔9を開孔している。
lを用い、フィールド酸化膜2.不純物拡散層3.ゲー
ト酸化膜4.ゲート電極5が形成されており、そのうえ
に絶縁[6が形成され、不純物拡散層3上にコンタクト
孔9を開孔している。
その後、バリアメタル層7を堆積し、続いて第2図(b
)に示すように配線金属8としてのA1又はA1基合金
を形成し、従来のフォトリソ技術、エツチング技術を用
いて配線を行う。更に金属配線形成時のダメージを緩和
したり、コンタクト孔部でのオーミックをとるために熱
処理を行う。バリアメタルとしては一般に高融点金属、
例えばチタン、タングステンの合金や窒化膜及びシリサ
イド系の化合物等が用いられている。
)に示すように配線金属8としてのA1又はA1基合金
を形成し、従来のフォトリソ技術、エツチング技術を用
いて配線を行う。更に金属配線形成時のダメージを緩和
したり、コンタクト孔部でのオーミックをとるために熱
処理を行う。バリアメタルとしては一般に高融点金属、
例えばチタン、タングステンの合金や窒化膜及びシリサ
イド系の化合物等が用いられている。
〈発明が解決しようとする課題〉
従来の方法において、コンタクト孔のアスベクト比(コ
ンタクト孔深さに対する幅の比)が0.7以下となると
、コンタクト孔底部に堆積されるバリアメタル層7の膜
厚は、スパッタ法で形成した場合、フラット部に対して
3分の1以下と薄くなってしまう。この場合、金属配線
形成後の熱処理を行うと、第3図に示すようにバリアメ
タル層7は金属配線8中のA1と不純物拡散層3のSi
との相互拡散を防止することができず、コンタクト部で
のジャンクションリーク現象がおこる。
ンタクト孔深さに対する幅の比)が0.7以下となると
、コンタクト孔底部に堆積されるバリアメタル層7の膜
厚は、スパッタ法で形成した場合、フラット部に対して
3分の1以下と薄くなってしまう。この場合、金属配線
形成後の熱処理を行うと、第3図に示すようにバリアメ
タル層7は金属配線8中のA1と不純物拡散層3のSi
との相互拡散を防止することができず、コンタクト部で
のジャンクションリーク現象がおこる。
〈課題を解決するための手段〉
コンタクト孔にバリアメタルを用いて金属配線を行う際
、バリアメタル層を堆積した後、イオン注入によりバリ
アメタル層の表面を非晶質化し、その後、該非晶質バリ
アメタル層を熱処理して再結晶化し、そのうえに金属配
線層を形成する。
、バリアメタル層を堆積した後、イオン注入によりバリ
アメタル層の表面を非晶質化し、その後、該非晶質バリ
アメタル層を熱処理して再結晶化し、そのうえに金属配
線層を形成する。
〈作用〉
本発明によれば、バリアメタル層表面をイオン注入によ
り非晶質化し、その後の熱処理により該非晶質部を再結
晶化することにより、バリアメタル層は2層構造となり
、バリアメタル層の柱状構造が層の途中で不連続化され
る。そのため、金属配線後の熱処理を行った場合、配線
金属と半導体層の相互拡散が抑制され、良好なオーミッ
クコンタクト特性が得られる。
り非晶質化し、その後の熱処理により該非晶質部を再結
晶化することにより、バリアメタル層は2層構造となり
、バリアメタル層の柱状構造が層の途中で不連続化され
る。そのため、金属配線後の熱処理を行った場合、配線
金属と半導体層の相互拡散が抑制され、良好なオーミッ
クコンタクト特性が得られる。
〈実施例〉
第1図(a)〜(d)は本発明をMO5?4界効果トラ
ンジスタに用いた場合の一実施例を示す製造工程の断面
図である。
ンジスタに用いた場合の一実施例を示す製造工程の断面
図である。
第1図(a)は従来と同様に、シリコン基板l上にフィ
ールド酸化膜2、ゲート酸化膜4、ゲート電極5、そし
てN型不純物の高濃度拡散層3を形成している。その上
に絶縁膜6、例えばCVD法によりBPSGを8000
人程度形成し、上記N型拡散層3上の絶縁膜6を除去し
て、コンタクト孔9を開孔する。そして、バリアメタル
層7としてTiWをスパッタ法により約1000人形成
する。その後、第1図(b)に示すように不活性ガスを
イオン注入し、バリアメタル層表面10を非晶質化する
。この時、イオン注入量は1X10′4〜10 + S
c x 、、−2、エネルギーは40〜50 k、
e v テある。
ールド酸化膜2、ゲート酸化膜4、ゲート電極5、そし
てN型不純物の高濃度拡散層3を形成している。その上
に絶縁膜6、例えばCVD法によりBPSGを8000
人程度形成し、上記N型拡散層3上の絶縁膜6を除去し
て、コンタクト孔9を開孔する。そして、バリアメタル
層7としてTiWをスパッタ法により約1000人形成
する。その後、第1図(b)に示すように不活性ガスを
イオン注入し、バリアメタル層表面10を非晶質化する
。この時、イオン注入量は1X10′4〜10 + S
c x 、、−2、エネルギーは40〜50 k、
e v テある。
次にランプアニールなどにより熱処理を加え、上記非晶
質バリアメタル層10を再結晶化し、第1図(c)のご
とくバリアメタル層をバリアメタル層7と再結晶化バリ
アメタル層11の2層構造とする。更に配線金属8であ
るAl−Si合金をスパッタ法によりlμl程度形成し
、第1図(d)のように、所定パターンに形成されたレ
ジストを用いて上記Δ1−8i合金層8.2層構造のバ
リアメタル層7.11をエツチングして、配線を行う。
質バリアメタル層10を再結晶化し、第1図(c)のご
とくバリアメタル層をバリアメタル層7と再結晶化バリ
アメタル層11の2層構造とする。更に配線金属8であ
るAl−Si合金をスパッタ法によりlμl程度形成し
、第1図(d)のように、所定パターンに形成されたレ
ジストを用いて上記Δ1−8i合金層8.2層構造のバ
リアメタル層7.11をエツチングして、配線を行う。
上記実施例は、MO3電界効果トランジスタのソース、
ドレイン拡散層と金属配線層とのコンタクト形成方法に
ついて説明したが、本発明はこれに限らず、ゲート電極
やバイポーラにおけるエミッタ電極等とのフンタクト形
成等に適用することが可能であり、バリアメタル層の形
成が金属配線全域に使用する場合だけでなく、バリアメ
タルをコンタクト孔へ選択成長させた場合においても適
用可能である。
ドレイン拡散層と金属配線層とのコンタクト形成方法に
ついて説明したが、本発明はこれに限らず、ゲート電極
やバイポーラにおけるエミッタ電極等とのフンタクト形
成等に適用することが可能であり、バリアメタル層の形
成が金属配線全域に使用する場合だけでなく、バリアメ
タルをコンタクト孔へ選択成長させた場合においても適
用可能である。
〈発明の効果〉
以上、本発明によれば、配線金属と半導体層との相互拡
散を防止することができ、半導体装置の信頼性が向上し
、歩留まりの向上にも寄与する。
散を防止することができ、半導体装置の信頼性が向上し
、歩留まりの向上にも寄与する。
また、バリアメタル層を厚く形成する必要がないので、
高集積化、微細化に適した半導体装置を提供する。
高集積化、微細化に適した半導体装置を提供する。
第1図(a)〜(d)は本発明の1実施例を示す製造工
程の断面図であり、第2図(a )(b )は従来のと
半導体層との相互拡散を示す模式図である。 1・・・シリコン基板、 3・・・不純物拡散層。 6・・・絶縁膜、 71.バリアメタル層。 8・・・金属配線層、 9・・・コンタクト孔。 lO・・・非晶質バリアメタル層 11・・・再結晶化バリアメタル層 代理人 弁理士 杉山毅至(他1名) 蓼 図 ギ 図 7θ 第 図
程の断面図であり、第2図(a )(b )は従来のと
半導体層との相互拡散を示す模式図である。 1・・・シリコン基板、 3・・・不純物拡散層。 6・・・絶縁膜、 71.バリアメタル層。 8・・・金属配線層、 9・・・コンタクト孔。 lO・・・非晶質バリアメタル層 11・・・再結晶化バリアメタル層 代理人 弁理士 杉山毅至(他1名) 蓼 図 ギ 図 7θ 第 図
Claims (1)
- 【特許請求の範囲】 コンタクト孔が形成された半導体基板上にバリアメタル
層を形成し、そのうえに金属配線層を形成する半導体装
置の製造方法において、 バリアメタル層を堆積した後、イオン注入法によりバリ
アメタル層表面を非晶質化する工程、該非晶質バリアメ
タル層を熱処理する工程、そのうえに金属配線層を形成
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23709088A JPH0283920A (ja) | 1988-09-20 | 1988-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23709088A JPH0283920A (ja) | 1988-09-20 | 1988-09-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0283920A true JPH0283920A (ja) | 1990-03-26 |
Family
ID=17010261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23709088A Pending JPH0283920A (ja) | 1988-09-20 | 1988-09-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0283920A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5397744A (en) * | 1991-02-19 | 1995-03-14 | Sony Corporation | Aluminum metallization method |
KR20000004527A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체소자의 콘택 형성방법 |
US6501177B1 (en) * | 2000-10-03 | 2002-12-31 | Advanced Micro Devices, Inc. | Atomic layer barrier layer for integrated circuit interconnects |
JPWO2014167876A1 (ja) * | 2013-04-12 | 2017-02-16 | シャープ株式会社 | 窒化物半導体装置 |
-
1988
- 1988-09-20 JP JP23709088A patent/JPH0283920A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5397744A (en) * | 1991-02-19 | 1995-03-14 | Sony Corporation | Aluminum metallization method |
KR20000004527A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체소자의 콘택 형성방법 |
US6501177B1 (en) * | 2000-10-03 | 2002-12-31 | Advanced Micro Devices, Inc. | Atomic layer barrier layer for integrated circuit interconnects |
JPWO2014167876A1 (ja) * | 2013-04-12 | 2017-02-16 | シャープ株式会社 | 窒化物半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
JPH0283920A (ja) | 半導体装置の製造方法 | |
JPS62113421A (ja) | 半導体装置の製造方法 | |
JPH06204173A (ja) | 半導体装置の製造方法 | |
JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS6381948A (ja) | 多層配線半導体装置 | |
JPH04199628A (ja) | 半導体装置の製造方法 | |
JPS62154784A (ja) | 半導体装置 | |
JPH03292765A (ja) | 半導体装置の製造方法 | |
JPS6292470A (ja) | 半導体装置 | |
JP2587103B2 (ja) | 半導体装置の製造方法 | |
JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
JPS61140133A (ja) | 半導体装置の製造方法 | |
JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
JPH04303944A (ja) | 半導体装置の製造方法 | |
JPS62122173A (ja) | 半導体装置 | |
JPS6151941A (ja) | 電極・配線膜の製造方法 | |
JPH0464470B2 (ja) | ||
JPS62115776A (ja) | 半導体装置の製造方法 | |
JPH01189950A (ja) | 半導体容量素子の製造方法 | |
JPH045860A (ja) | ショットキーダイオード | |
JPH03183126A (ja) | 半導体装置の製造方法 |