JPS61140133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61140133A JPS61140133A JP26171584A JP26171584A JPS61140133A JP S61140133 A JPS61140133 A JP S61140133A JP 26171584 A JP26171584 A JP 26171584A JP 26171584 A JP26171584 A JP 26171584A JP S61140133 A JPS61140133 A JP S61140133A
- Authority
- JP
- Japan
- Prior art keywords
- film
- epitaxial
- selectively
- layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000001947 vapour-phase growth Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 22
- 239000002253 acid Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に係り、特にシリコン基
板上の拡散層と配線層の間を微細な接続孔を介して良好
にコンタクトさせる方法に関する。
板上の拡散層と配線層の間を微細な接続孔を介して良好
にコンタクトさせる方法に関する。
ＭＱＳ集積＠路の微細比、高集積化は、ますま丁進み、
比例縮小側によりソース、ドレイン拡散層等を金属配線
層間の電気的接続孔（コンタクト）の面積は縮小され、
又、浅いｐｎ接合を形成するようになっている。同時に
ソース、ドレイン拡散層と絶縁膜との接触領域も小さく
なっている。
比例縮小側によりソース、ドレイン拡散層等を金属配線
層間の電気的接続孔（コンタクト）の面積は縮小され、
又、浅いｐｎ接合を形成するようになっている。同時に
ソース、ドレイン拡散層と絶縁膜との接触領域も小さく
なっている。
このようなコンタクト面積の幅小や浅いｐｎ接合形成に
伴ってコンタクト抵抗の増加や電極形成による娶會破壊
が問題になりコンタクトの信頼性を向上するため、コン
タクト部に３いて拡散層８ｉとにノ配線層の間に障壁金
属（バリヤーメタル）を形成する必要が生じている。
伴ってコンタクト抵抗の増加や電極形成による娶會破壊
が問題になりコンタクトの信頼性を向上するため、コン
タクト部に３いて拡散層８ｉとにノ配線層の間に障壁金
属（バリヤーメタル）を形成する必要が生じている。
そこで最近、低抵抗の金属膜をバリヤーメタルとして気
相成長法によって、拡散層上に選択的に形成する方法が
試みられている。例えば六弗化タングステン（ＷＦａ）
を用いた気相成長法によりタングステン（Ｗ）膜を
選択的にＳｉ又は多結晶Ｓｉ上に形成する方法がある。
相成長法によって、拡散層上に選択的に形成する方法が
試みられている。例えば六弗化タングステン（ＷＦａ）
を用いた気相成長法によりタングステン（Ｗ）膜を
選択的にＳｉ又は多結晶Ｓｉ上に形成する方法がある。
第２図は、酸「ヒ膜をマスクとしてＳｉ基板に形成した
拡散層上にＷ膜を選択成長させた時のコンタクト部の構
造を示している。Ｐ型Ｓｉ基板２１上に形成された接合
深さＸ”０．１５μｍのｎ十拡散層２２の上に絶縁膜２
３を形成し、これに羨続孔を設け、Ｗ膜２４を気相成長
法により約３０ＯＡ選択成長させたものである。このよ
うな従来構造ではＷ膜が拡散層８ｉとの酸化還元反応に
より成長することにより、約４００人の拡散１ｉｉ８ｉ
が消費すること、Ｗ膜／拡散層Ｓｉ界面が均一でなく
約１００〜２００人の凸凹が生じていること。８ｉの消
費量のほうがＷ成長量より大きいため、体積縮少が起こ
り第２図に示Ｔように接続孔底部より絶縁膜下の半導体
基板表面に沿って金属が食い込む形で成長することによ
り、拡散層とｆｉ阪間のｐ口接会のリーク電流が増大し
たり、極端な場合は短絡を生じる。このような接合特性
劣化は、接合深さが浅くなる程、又、拡散層と絶縁膜と
の接触領域が小さくなる程顕著に現われ、微細コンタク
ト。
拡散層上にＷ膜を選択成長させた時のコンタクト部の構
造を示している。Ｐ型Ｓｉ基板２１上に形成された接合
深さＸ”０．１５μｍのｎ十拡散層２２の上に絶縁膜２
３を形成し、これに羨続孔を設け、Ｗ膜２４を気相成長
法により約３０ＯＡ選択成長させたものである。このよ
うな従来構造ではＷ膜が拡散層８ｉとの酸化還元反応に
より成長することにより、約４００人の拡散１ｉｉ８ｉ
が消費すること、Ｗ膜／拡散層Ｓｉ界面が均一でなく
約１００〜２００人の凸凹が生じていること。８ｉの消
費量のほうがＷ成長量より大きいため、体積縮少が起こ
り第２図に示Ｔように接続孔底部より絶縁膜下の半導体
基板表面に沿って金属が食い込む形で成長することによ
り、拡散層とｆｉ阪間のｐ口接会のリーク電流が増大し
たり、極端な場合は短絡を生じる。このような接合特性
劣化は、接合深さが浅くなる程、又、拡散層と絶縁膜と
の接触領域が小さくなる程顕著に現われ、微細コンタク
ト。
、００１４ｍ以下の浅い接合部ｌこは適用が困難であり
た。
た。
〔発明の目的〕
本発明は、このような欠点を改善し、微細で浅いｐΩ接
合をもつ半導体層に対しても接合特性を劣ｒヒさせるこ
となく、配線層と拡散層との間のオーミックコンタクト
を低抵抗とすると共に信頼性を高めることを目的とする
。
合をもつ半導体層に対しても接合特性を劣ｒヒさせるこ
となく、配線層と拡散層との間のオーミックコンタクト
を低抵抗とすると共に信頼性を高めることを目的とする
。
本発明の特徴は、半導体基板上Ｅこ開口を有する絶縁膜
を設ける工程と、前記絶縁膜をマスクとして、該開口内
Ｓｉ上に選択的にエピタキシャル８１膜を形成する工程
と、前記エビタシャル８ｉＨｄｌこ気相成長法により選
択的に高隔点金属を埋込む工程と、前記高隔点金属膜に
接触Ｔる配線層を形成し、これをエツチングして所望の
配線パターンにする工程を含む半導体装置の製造方法に
ある。
を設ける工程と、前記絶縁膜をマスクとして、該開口内
Ｓｉ上に選択的にエピタキシャル８１膜を形成する工程
と、前記エビタシャル８ｉＨｄｌこ気相成長法により選
択的に高隔点金属を埋込む工程と、前記高隔点金属膜に
接触Ｔる配線層を形成し、これをエツチングして所望の
配線パターンにする工程を含む半導体装置の製造方法に
ある。
本発明によれば、高隔点金属の選択成長により消費され
るＳｔをあらカーじめコンタクト底部ｌこ形成しである
ので拡散層Ｓｉの消費、接続孔底部より絶＊膜下への高
隔点金属の食い込みを小さく抑えることができ、微細で
ｐ１接合の浅い半導体に対しても、ｐｎ特性を劣化させ
ることなく、選択的に高隔点金属を形成することができ
、高信頼性を図った半導体装置を得ることができる。
るＳｔをあらカーじめコンタクト底部ｌこ形成しである
ので拡散層Ｓｉの消費、接続孔底部より絶＊膜下への高
隔点金属の食い込みを小さく抑えることができ、微細で
ｐ１接合の浅い半導体に対しても、ｐｎ特性を劣化させ
ることなく、選択的に高隔点金属を形成することができ
、高信頼性を図った半導体装置を得ることができる。
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
第１図に示すのはＰ］１ｌＳｉ基板１１上に形成された
Ｎ十型のシリコン拡散層１２上に、絶縁膜１３をマスク
にＷ膜を選択成長するにあたり、先ず拡散層１２上に８
ｉを選択エピタキシャル成長した後、エピタキシャルＳ
ｉ膜にＷを選択成長させ、エピタキシャルＳｉ膜を除去
し、前記Ｗ膜１４上にコンタクト用電極としてアルミニ
ウム膜１５を形成した構造である。
Ｎ十型のシリコン拡散層１２上に、絶縁膜１３をマスク
にＷ膜を選択成長するにあたり、先ず拡散層１２上に８
ｉを選択エピタキシャル成長した後、エピタキシャルＳ
ｉ膜にＷを選択成長させ、エピタキシャルＳｉ膜を除去
し、前記Ｗ膜１４上にコンタクト用電極としてアルミニ
ウム膜１５を形成した構造である。
矢に、かかる構造のコンタクト用電極の形成方法を詳細
に説明する。まず、第３図に示す如く、Ｐ型シリコン基
板３１上に砒素（入Ｓ）をイオン注入することによって
形成されたｐｎ接合深さＸ −０，１５μｍのＮ 型シ
リコン拡散層３２の表面全体に絶縁膜３３として酸ｆヒ
シリコン膜を堆積し、これにフォトリソエツチング等に
より、コンタクト用の窓を穿孔する。
に説明する。まず、第３図に示す如く、Ｐ型シリコン基
板３１上に砒素（入Ｓ）をイオン注入することによって
形成されたｐｎ接合深さＸ −０，１５μｍのＮ 型シ
リコン拡散層３２の表面全体に絶縁膜３３として酸ｆヒ
シリコン膜を堆積し、これにフォトリソエツチング等に
より、コンタクト用の窓を穿孔する。
次いて減圧下、加熱された基板にＳ １Ｈ１ｃＪ１−Ｈ
１系ガスとＨＣＩｔを導入し、拡散層３２上に選択的に
エピタキシャル膜３４を２０（ｌ 形成する・この時
、エピタキシャルＳｔ膜３４は、Ｗの成長膜厚ｔこ依存
し、エピタキシャル８ｊｉ［が全部消費されるようにす
る（第４図）。
１系ガスとＨＣＩｔを導入し、拡散層３２上に選択的に
エピタキシャル膜３４を２０（ｌ 形成する・この時
、エピタキシャルＳｔ膜３４は、Ｗの成長膜厚ｔこ依存
し、エピタキシャル８ｊｉ［が全部消費されるようにす
る（第４図）。
次にＷＰ・ を用いた減圧気相成長法ｌこより、選択的
ｆＣＷ［３５をエピタキシャル８１ｇ３４）（４００ム
形成する（第５図）。
ｆＣＷ［３５をエピタキシャル８１ｇ３４）（４００ム
形成する（第５図）。
続いて、アルミニウムのような配線用金属１１３６を１
μｍの厚さ被着し、最後に選択的エツチングをして、所
望の形状の電極配線パターンとＴる＜Ｓ６図）。
μｍの厚さ被着し、最後に選択的エツチングをして、所
望の形状の電極配線パターンとＴる＜Ｓ６図）。
こうして得られたコンタクトは、Ｗ膜形成による拡散ｌ
ｌ８ｉの消費および接続孔底部より絶縁膜下の半導体基
板表面に沿って金属が食い込む形で成長することを抑え
ることができるので、接合深さが非常に浅く、拡散層と
絶縁膜との接触領域がせまくても、拡散層と基板間のｐ
ｎ接合のリーク電流の増大を抑えることができる。
ｌ８ｉの消費および接続孔底部より絶縁膜下の半導体基
板表面に沿って金属が食い込む形で成長することを抑え
ることができるので、接合深さが非常に浅く、拡散層と
絶縁膜との接触領域がせまくても、拡散層と基板間のｐ
ｎ接合のリーク電流の増大を抑えることができる。
ざらにＷ膜を拡散層上に形成していることにより微細な
コンタクト領域におけるコンタクト抵抗を減少すること
ができると共に浅いｐ０接合をもつ半導体装置において
も熱処理による絶縁破壊を生じることなくエレクトロマ
イグレーシｌンの発生も抑制され得、１頼性の高い低抵
抗のオーミックコンタクトを得ることが可能となる。
コンタクト領域におけるコンタクト抵抗を減少すること
ができると共に浅いｐ０接合をもつ半導体装置において
も熱処理による絶縁破壊を生じることなくエレクトロマ
イグレーシｌンの発生も抑制され得、１頼性の高い低抵
抗のオーミックコンタクトを得ることが可能となる。
なお、実施例ｉこおいて、拡散層Ｓｔ上にエピタキシャ
ル８ｉ膜をＳｉ消費量よりも厚く形成した後、イオン注
入し、その後、Ｗ膜を選択成長させても、同様の結果が
得られた。
ル８ｉ膜をＳｉ消費量よりも厚く形成した後、イオン注
入し、その後、Ｗ膜を選択成長させても、同様の結果が
得られた。
第１図は、本発明の一実施例による方法によりて形成さ
れたコンタクト用電極部の構造を示す断面図、第２図は
、従来方法によりて形成されたコンタクト用電極部の構
造を示す断面図％第３図乃至第６図は、第１図に示され
た半導体装置の製造方法を示す工程断面図である。 １１・−Ｐを８ｉ基板、１２−・Ｎ＋型シリコン拡散層
、１３・・・絶縁膜、１４・・・Ｗ膜、１５・・・アル
ミニウム電極、２１・＋＋Ｐ型８ｉ基板、２２・−Ｎ＋
塁シリコン拡散層、２３・・・絶縁膜、２４・−Ｗ膜、
３１−Ｐ型Ｓｉ基板、３２・−Ｎ＋臘シリコン拡散層、
３３・・・絶縁膜％３４・・・エピタキシャルシリコン
膜、３５・・・Ｗ膜、３６・・・アルミニウム電極。 代理人弁理士 則 近 憲 佑（ほか１名）第１図 第 ２ 図 第３図 第４図 第 ５ 図 第 ６ 図
れたコンタクト用電極部の構造を示す断面図、第２図は
、従来方法によりて形成されたコンタクト用電極部の構
造を示す断面図％第３図乃至第６図は、第１図に示され
た半導体装置の製造方法を示す工程断面図である。 １１・−Ｐを８ｉ基板、１２−・Ｎ＋型シリコン拡散層
、１３・・・絶縁膜、１４・・・Ｗ膜、１５・・・アル
ミニウム電極、２１・＋＋Ｐ型８ｉ基板、２２・−Ｎ＋
塁シリコン拡散層、２３・・・絶縁膜、２４・−Ｗ膜、
３１−Ｐ型Ｓｉ基板、３２・−Ｎ＋臘シリコン拡散層、
３３・・・絶縁膜％３４・・・エピタキシャルシリコン
膜、３５・・・Ｗ膜、３６・・・アルミニウム電極。 代理人弁理士 則 近 憲 佑（ほか１名）第１図 第 ２ 図 第３図 第４図 第 ５ 図 第 ６ 図
Claims (1)
- シリコン基板上に開口を有する絶縁膜を設ける工程と
、該開口内のシリコン上に選択的にシリコンのエピタキ
シャル成長膜を形成する工程と、前記エピタキシャル成
長膜上に気相成長法により選択的に金属膜を形成する工
程と、前記金属膜に接触する配線層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26171584A JPS61140133A (ja) | 1984-12-13 | 1984-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26171584A JPS61140133A (ja) | 1984-12-13 | 1984-12-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61140133A true JPS61140133A (ja) | 1986-06-27 |
Family
ID=17365695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26171584A Pending JPS61140133A (ja) | 1984-12-13 | 1984-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61140133A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315418A (ja) * | 1986-07-08 | 1988-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5686355A (en) * | 1994-10-27 | 1997-11-11 | Sony Corporation | Method for forming film of refractory metal |
| KR20010046339A (ko) * | 1999-11-12 | 2001-06-15 | 박종섭 | 접촉 저항을 개선하기 위한 반도체 소자의 금속 콘택형성방법 |
| KR100334961B1 (ko) * | 1998-12-30 | 2002-06-20 | 박종섭 | 반도체장치의 다층 금속배선 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050881A (ja) * | 1973-09-04 | 1975-05-07 | ||
| JPS5099267A (ja) * | 1973-12-28 | 1975-08-06 | ||
| JPS6110233A (ja) * | 1984-06-02 | 1986-01-17 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-12-13 JP JP26171584A patent/JPS61140133A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050881A (ja) * | 1973-09-04 | 1975-05-07 | ||
| JPS5099267A (ja) * | 1973-12-28 | 1975-08-06 | ||
| JPS6110233A (ja) * | 1984-06-02 | 1986-01-17 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315418A (ja) * | 1986-07-08 | 1988-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5686355A (en) * | 1994-10-27 | 1997-11-11 | Sony Corporation | Method for forming film of refractory metal |
| KR100334961B1 (ko) * | 1998-12-30 | 2002-06-20 | 박종섭 | 반도체장치의 다층 금속배선 형성 방법 |
| KR20010046339A (ko) * | 1999-11-12 | 2001-06-15 | 박종섭 | 접촉 저항을 개선하기 위한 반도체 소자의 금속 콘택형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| US4332839A (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| EP0119497B1 (en) | Method of forming electrode/wiring layer | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH0468786B2 (ja) | ||
| JPH051623B2 (ja) | ||
| JPH07153832A (ja) | 半導体装置の製造方法 | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| USRE32207E (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| EP0475607B1 (en) | Method of producing semiconductor device including Schottky barrier diode | |
| JPS61140133A (ja) | 半導体装置の製造方法 | |
| JP2001505368A (ja) | ショットキー接合を有する半導体装置の製造方法 | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| JPH03102819A (ja) | 半導体装置の製造方法 | |
| JPS641064B2 (ja) | ||
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| JPS59229866A (ja) | 半導体装置 | |
| JPH03163832A (ja) | 半導体装置 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPH04365378A (ja) | 半導体集積回路 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 |