JPS641064B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、トランジスタの製造方法に関する
ものである。

バイポーラ集積回路で用いる素子の種類にシヨ
ツトキ・トランジスタがある。第１図および第２
図は、従来のシヨツトキ・トランジスタを示す断
面図である。

第１図において、１はＰ型基板で、N⁺型埋込
層２が拡散形成され、その上にはエピタキシヤル
層３が形成される。このエピタキシヤル層３はコ
レクタ領域となる。エピタキシヤル層３中には、
N⁺型コレクタ・コンタクト領域４とベース領域
５が形成され、ベース領域５中にはエミツタ領域
６が形成される。７は分離酸化膜で、ベース領域
５、シヨツトキ領域およびコレクタ・コンタクト
領域４を囲んで設けられる。８はシリサイド層で
ある。このシリサイド層８は、コレクタ・コンタ
クト領域４、エミツタ領域６およびシヨツトキ領
域上に開口部を形成した後、全面にシヨツキ・メ
タルを蒸着し、熱処理を加えてから、開口部以外
に存在するシヨツトキ・メタルをエツチング除去
することにより形成される。そして、このシリサ
イド層８上に、その側方の酸化膜７，９上に延在
してコレクタ、エミツタおよびベース電極１０，
１１，１２が形成される。これら電極１０，１
１，１２は、ストツパ・メタル１３とアルミニウ
ム１４の２層からなる。ストツパ・メタル１３
は、タングステン、モリブデンなどの金属とチタ
ンとの合金からなり、アルミニウム１４がシリサ
イド層８と反応するのを防ぐ。このような電極１
０，１１，１２は、まずストツパ・メタル１３を
全面に蒸着した後、その上にアルミニウム１４を
蒸着し、しかる後アルミニウム１４の不要部分を
エツチング除去し、最後にアルミニウム１４をマ
スクにストツパ・メタル１３の不要部分をドライ
エツチングすることにより形成される。

しかるに、このようなシヨツトキ・トランジス
タでは、シヨツトキ・メタルをエツチングする時
に、エミツタ領域６上のシリサイド層８の周縁部
がエツチングされ、さらにこの周縁部直下のエミ
ツタ領域６表面がエツチングされるので、エミツ
タ・ベース間のリーク、甚だしい場合にはシヨー
トが生じる欠点がある。この欠点は、エミツタ領
域６が浅い場合に著しい。したがつて、上記シヨ
ツトキ・トランジスタでは、エミツタ領域６を浅
くして高性能化を図ることもできなかつた。

そこで、第２図に示すようなシヨツトキ・トラ
ンジスタが考えられた。このシヨツトキ・トラン
ジスタにおいては、コレクタ・コンタクト領域４
およびエミツタ形成領域上に開口部を形成した
後、全面に多結晶シリコンを成長させ、この多結
晶シリコンをレジストをマスクに選択的にエツチ
ングすることにより、上記コレクタ・コンタクト
領域４の表面およびエミツタ形成領域の表面に、
その側方の酸化膜７，９上に延在して多結晶シリ
コン膜１５，１５が形成される。しかる後、多結
晶シリコン膜１５，１５にAs、Ｐなどの不純物
を拡散させ、さらにその不純物をベース領域５に
拡散させることにより、ベース領域５中にエミツ
タ領域６が形成される。その後、シヨツトキ領域
上に開口部を形成した上で、全面にシヨツトキ・
メタルを蒸着し、熱処理を加えてから、シヨツト
キ・メタルをエツチングすることにより、シヨツ
トキ領域および上記多結晶シリコン膜１５上にシ
リサイド層８が形成される。以下、第１図の場合
と同様にして、ストツパ・メタル１３およびアル
ミニウム１４からなるコレクタ、エミツタ、ベー
ス電極１０，１１，１２が形成される。

この第２図の例のように多結晶シリコン膜１５
を用いれば、エミツタ領域６を浅くした上で、エ
ミツタ・ベース間にリーク、シヨートが生じるの
を防止できる。

しかるに、第２図のシヨツトキ・トランジスタ
では、ストツパ・メタル１３をドライエツチング
する時に多結晶シリコン膜１５がサイドエツチさ
れ、エミツタ領域６の表面が露出するのを防ぐた
めに、多結晶シリコン膜１５を、ストツパ・メタ
ル１３とアルミニウム１４で覆う電極構造とする
必要があり、その結果、電極の幅が広くなり、配
線容量が大きくなる欠点があつた。また、電極の
幅が広いことによりベース面積と埋込層２の面積
が大きくなり、ベース・コレクタ接合容量とコレ
クタ・基板接容量の増大を招く欠点があつた。

なお、ストツパ・メタル１３を湿式でエツチン
グして多結晶シリコン膜１５のサイドエツチを防
ぐ方法も考えられるが、この方法は、ストツパ・
メタル１３とアルミニウム１４のサイドエツチが
大きい点や、エツチング液が電気的特性に悪影響
を及ぼす金属を含んでいるなどの欠点があるの
で、ドライエツチングする方法に比べ信頼性や微
細化の点で劣つている。

この発明は上記の点に鑑みなされたもので、配
線容量を少なくし得るとともに、ベース・コレク
タ接合容量およびコレクタ・基板接合容量を減ら
すことができ、性能および信頼性の向上を図るこ
とができるトランジスタの製造方法を提供するこ
とを目的とする。

以下この発明の実施例を図面を参照して説明す
る。第３図ａないしｆはこの発明の実施例を説明
するための図で、シヨツトキ・トランジスタを製
造工程順に示す断面図である。

これらの図において、２１は半導体基体で、Ｐ
型シリコン基板２２にN⁺型埋込層２３を拡散形
成し、さらに基板２２上にシリコンエピタキシヤ
ル層２４を成長させて構成される。

まず、このような半導体基体２１のエピタキシ
ヤル層２４の上に酸化膜２５を成長させ、さらに
この酸化膜２５の上に窒化膜２６と酸化膜２７を
順次堆積させる。次に、周知の方法により、これ
らの膜２７，２６，２５を順次エツチングし、開
口部２８，２９，３０を形成する。さらに、この
開口部２８，２９，３０を介してエピタキシヤル
層２４を、その厚さの半分までエツチングするこ
とにより、溝３１，３２，３３を形成する。この
状態が第３図ａに示されている。

次に、窒化膜２６をマスクにして半導体基体２
１を酸化することにより、溝３１，３２，３３の
部分に、エピタキシヤル層２４と同一平面になる
ように分離酸化膜３４を形成する。しかる後、窒
化膜２６と酸化膜２５，２７をエツチング除去す
る一方、これにより露出したエピタキシヤル層２
４の表面に酸化膜３５，３６を形成する。この状
態が第３図ｂに示されている。

次に、酸化膜３５の部分を開口してN⁺拡散を
行うことにより、エピタキシヤル層２４内にコレ
クタ・コンタクト領域３７を形成する。この時、
開口部分には新たに酸化膜３８が形成される。ま
た、酸化膜３６上に開口部３９を設けてP⁺拡散
を行うことにより、エピタキシヤル層２４内にベ
ース領域４０を形成する。この時、開口部３９に
は新たに酸化膜４１が形成される。この状態が第
３図ｃに示されている。

次に、酸化膜４１上の開口部４２の形成と酸化
膜３８の除去による開口部４３の形成を行つた
後、全面に多結晶シリコン膜４４を2000〜3000Å
成長させる。そして、イオン・インプランテーシ
ヨンまたは拡散などの方法で多結晶シリコン膜４
４の表面に高濃度不純物層４５を形成する。勿
論、不純物を含まない多結晶シリコン膜４４の表
面に高濃度不純物層４５を形成するかわりに、
As、Ｐなどの不純物を含んだドープされた多結
晶シリコン膜を形成してもよい。しかる後、多結
晶シリコン膜４４を選択的にエツチングする。こ
れにより、多結晶シリコン膜４４は、開口部４２
により露出したベース領域４０の表面に接触し、
かつ開口部４２近傍の酸化膜４１上に延在するよ
うに、また開口部４３により露出したコレクタ・
コンタクト領域３７の表面に接触し、かつ開口部
４３近傍の分離酸化膜３４上に延在するように形
成される。この状態が第３図ｄに示されている。

次に、窒素または酸素あるいは水蒸気雰囲中
で、多結晶シリコン膜４４（高濃度不純物層４
５）内のAs、Ｐなどの不純物を800℃〜1000℃で
拡散させることにより、ベース領域４０内にエミ
ツタ領域４６が形成されると同時に、各多結晶シ
リコン膜４４を覆う酸化膜４７が約1000Å形成さ
れる。この際、酸化膜４１の膜厚増加は、これの
酸化速度が多結晶シリコンの酸化速度に比し遅い
ため、約400Å増加するに留る。その後、酸化膜
４７，４７の中央部に開口部４８，４９を形成す
るとともに、酸化膜４１の一部および酸化膜３６
を除去して開口部５０を形成する。この状態が第
３図ｅに示されている。

次に、白金やパラジウムなどのようなシヨツト
キ・メタルを全面に蒸着し、通常行われている方
法で熱処理を加えることにより、開口部４８，４
９つまり多結晶シリコン膜４４，４４の表面中央
部と、開口部５０つまりベース領域４０およびエ
ピタキシヤル層２４の表面にシリサイド層５１を
形成する。しかる後、酸化膜３４，４１，４７上
に残つたシヨツトキ・メタルを除去した後、チタ
ンを含んだタングステンやモリブデンなどのスト
ツパ・メタル５２を全面に蒸着し、さらにその上
にアルミニウム５３を蒸着する。そして、まず、
アルミニウム５３を選択的にエツチングし、次に
アルミニウム５３をマスクにしてストツパ・メタ
ル５２を選択的にドライエツチングする。これに
より、アルミニウム５３（金属配線層）とストツ
パ・メタル５２（反応防止層）は、コレクタ・コ
ンタクト領域３７およびエミツタ領域４６上のシ
リサイド層５１および酸化膜４７上において、そ
のシリサイド層５１および酸化膜４７の表面にス
トツパ・メタル５２が接するように、またそのス
トツパ・メタル５２の表面にアルミニウム５３が
接するように形成される。さらに、アルミニウム
５３とストツパ・メタル５２は、ベース領域４０
およびエピタキシヤル層２４表面のシリサイド層
５１上において、ストツパ・メタル５２がそのシ
リサイド層５１の表面に接し、かつその側方の酸
化膜３４，４１上に延在するように、またそのス
トツパ・メタル５２の表面にアルミニウム５３が
接するように形成される。この状態が第３図ｆに
示されている。

なお、以上の実施例では、多結晶シリコン膜４
４、シリサイド層５１、酸化膜４７、ストツパ・
メタル５２およびアルミニウム５３でコレクタお
よびエミツタの各電極構造体が構成される。ま
た、シリサイド層５１、ストツパ・メタル５２お
よびアルミニウム５３でベースの電極構造体が構
成される。

以上の実施例から明らかなように、この発明で
は、エミツタ領域およびコレクタ・コンタクト領
域（能動領域として働く拡散領域）上に設けられ
る多結晶シリコン膜を酸化膜で覆う構造とするこ
とにより、ストツパ・メタルをパターンニングす
る際に多結晶シリコン膜がサイドエツチされて拡
散領域の表面が露出することが防止され、特性劣
化を防止でき、かつエミツタ領域およびコレク
タ・コンタクト領域上の配線幅（電極幅）を約30
％狭くすることができ、配線容量を減すことがで
きる。また、ベース面積と埋込層の面積を狭くす
ることが可能となり、ベース・コレクタ接合容量
とコレクタ・基板の接合容量を約15％減少させる
ことができる。そして、これらにより、性能の向
上および信頼性の向上を図ることができるように
なる。また、たとえばベース面積を狭くし得るこ
とにより、この発明によれば、素子の小型化を図
ることもできる。また、この発明によれば、シリ
サイド層が設けられた中央部以外の多結晶シリコ
ン膜表面および側面が酸化膜で覆われるようにな
るので、単に側面のみを酸化膜で覆つた場合と違
つて、酸化膜との界面からの多結晶シリコン膜の
サイドエツチングも確実に防止できるようにな
る。

なお、上述した実施例では、ベース領域４０が
分離酸化膜３４で囲まれたシヨツトキ・トランジ
スタについて説明したが、エミツタ領域が分離酸
化膜で囲まれたシヨツトキ・トランジスタおよび
PN分離を用いたシヨツトキ・トランジスタにつ
いても、この発明を用いることができる。

また、実施例では、多結晶シリコン膜４４の表
面に高濃度不純物層４５を形成した後、多結晶シ
リコン膜４４を酸化して酸化膜４７を形成する方
法について説明したが、多結晶シリコン膜４４上
にAs、Ｐなどを含むドープオキサイドを形成し
た後、800℃〜1000℃の高温でエミツタ領域４６
と酸化膜４７の形成を行つてもよい。

さらに、実施例では、金属配線層としてアルミ
ニウムを用いたが、たとえばアルミニウム−銅、
アルミニウム−シリコンなどのアルミニウム系合
金を使用してもよい。

【図面の簡単な説明】

第１図および第２図は従来のシヨツトキ・トラ
ンジスタを示す断面図、第３図はこの発明のトラ
ンジスタの製造方法の実施例を製造工程順に示す
断面図である。 ２１……半導体基体、３４……分離酸化膜、３
７……コレクタ・コンタクト領域、３８，４１…
…酸化膜、４２，４３……開口部、４４……多結
晶シリコン膜、４６……エミツタ領域、４７……
酸化膜、４８，４９……開口部、５１……シリサ
イド層、５２……ストツパ・メタル、５３……ア
ルミニウム。

Claims (1)

【特許請求の範囲】
1. １ 拡散領域を有する半導体基体の表面に熱成長
   酸化膜を形成した後、上記拡散領域の表面の一部
   を露出させる開口部を形成する工程と、露出した
   上記拡散領域表面と接触し、かつ上記開口部近傍
   の上記熱成長酸化膜表面に延在する多結晶シリコ
   ン膜を形成する工程と、この多結晶シリコン膜を
   覆う酸化膜を形成する工程と、この被覆酸化膜の
   中央部に開口部を形成した後、この開口部にシリ
   サイド層を形成する工程と、このシリサイド層お
   よび上記被覆酸化膜の表面を含む全面に反応防止
   層を形成し、さらにその上に金属配線層を形成す
   る工程と、上記シリサイド層および上記被覆酸化
   膜の表面以外の上記金属配線層をエツチング除去
   する工程と、残存する金属配線層をマスクとして
   上記反応防止層をエツチング除去する工程とを具
   備してなるトランジスタの製造方法。