JPH0555553A

JPH0555553A - 半導体集積回路

Info

Publication number: JPH0555553A
Application number: JP21886291A
Authority: JP
Inventors: Katsuya Okabe; 克也岡部
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-08-29
Filing date: 1991-08-29
Publication date: 1993-03-05

Abstract

(57)【要約】【目的】バリアメタルを利用して、差動バランスのば
らつきが小さいＮＰＮトランジスタを形成し、且つＳＢ
Ｄを組み込むこと。【構成】島領域（２７）にＮＰＮトランジスタ（２
１）を形成し、他の島領域（２７）にＳＢＤ（２２）を
形成する。ベース領域（２８）上にアルミ−バリアメタ
ル−アルミの３層構造から成るベース電極（３７）を、
ＳＢＤ（２２）の島領域（２７）上にショットキー電極
（４２）を形成する。ＮＰＮトランジスタ（２１）のエ
ミッタ領域（２９）上にバリアメタル−アルミの２層構
造のエミッタ電極（４０）を形成する。

Description

【発明の詳細な説明】

【０００１】本発明は、差動増幅回路のペア性のばらつ
きを大幅に改善できるＮＰＮトランジスタと、ショット
キーバリアダイオード（以下、ＳＢＤと略す）を一体化
した半導体集積回路に関する。

【０００２】

【従来の技術】バイポーラリニアＩＣにおいては、図７
に示すような、一対のトランジスタ（１）（２）のエミ
ッタを共通接続した差動増幅回路が多用されている。近
年、素子の微細化と同時に拡散領域が浅くなり、プロセ
ス条件が厳しくなってきている。そのため、一対のトラ
ンジスタ（１）（２）のコレクタ電流Ｉ_Cのペア性（Ｉ_C
₁／Ｉ_C2）のウェハ内におけるばらつきが増大する傾向
にあった。

【０００３】これを改善するため、本願発明者は、主と
してシリコンノジュール（固相エピタキシャル層）の析
出を防止する目的で使用されるバリアメタルの利用を検
討するに至った。上記バリアメタルを利用したバイポー
ラＩＣの一例を図８に示す。島領域（３）の表面にＰ型
ベース領域（４）、Ｎ⁺型エミッタ領域（５）、Ｐ⁺型ベ
ースコンタクト領域（６）、およびＮ⁺型コレクタコン
タクト領域（７）を形成し、絶縁膜（８）を開孔したコ
ンタクトホールを介してバリアメタル層（９）とアルミ
層（１０）との積層構造から成る電極（１１）がコンタ
クトしたものである。

【０００４】

【発明が解決しようとする課題】しかしながら、バリア
メタル（９）を使用することによって差動のばらつきを
低減する効果はあるものの、モリブデンシリサイド（Ｍ
ｏＳｉ）等のバリアメタルは、Ｎ型領域に対して障壁が
低く、Ｐ型領域に対しては逆に障壁が高くなる欠点を有
する。そのため、図８の例ではベース電極のコンタクト
抵抗が大になる欠点があった。

【０００５】これを回避するため、ベースコンタクト領
域（６）のＰ型不純物のドーズ量を高くする手法が検討
されたが、ベースコンタクト領域（６）形成後にベース
領域（４）とエミッタ領域（５）の熱処理があり、表面
濃度が低下するために、さほど効果が無いことが明らか
になった。また、コンタクトホールを通してＰ型不純物
をイオン注入する手法もあるが、工程が複雑になる。

【０００６】さらに、オプションデバイスとしてＳＢＤ
を組み込む要求が多数あるが、バリアメタル（９）では
ショットキー接合を形成できないので、前記要求を満足
できない欠点がある。

【０００７】

【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、ＮＰＮトランジスタ（２１）のベ
ース電極（３７）とＳＢＤ（２２）のショットキー電極
（４２）を、アルミ−バリアメタル−アルミの３層構造
とし、ＮＰＮトランジスタ（２１）のエミッタ電極（４
０）を、バリアメタル−アルミの２層構造にすることに
よって、差動のばらつきを低減すると共にＳＢＤをも集
積化できる半導体集積回路を提供するものである。

【０００８】

【作用】本発明によれば、ベース領域（２８）の表面に
はベース電極（３７）の下地の第１のアルミ材料層（３
４）がコンタクトするので、障壁の低いオーミック接触
が得られる。また、エミッタ領域（２９）の表面にはバ
リアメタル層（３８）がコンタクトするので、図８の構
造と同等に差動のばらつきが小さい。さらに、ショット
キー電極（４２）はシリコンを含まない第１のアルミ材
料層（３４）がエピタキシャル層（２４）表面にコンタ
クトするので、ショットキー接合を形成できる。

【０００９】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１は本発明のバイポーラ型ＩＣの
ＮＰＮトランジスタ（２１）とＳＢＤ（２２）とを示し
た断面図である。同図において、（２３）はＰ型シリコ
ン半導体基板、（２４）は基板（２３）上にエピタキシ
ャル成長法により形成したＮ型のエピタキシャル層、
（２５）は基板（２３）表面に埋め込んで形成したＮ⁺
型の埋め込み層、（２６）はエピタキシャル層（２４）
を貫通して島領域（２７）を形成するＰ⁺型の分離領
域、（２８）は島領域（２７）の表面に形成したＮＰＮ
トランジスタ（２１）のＰ型のベース領域、（２９）は
ベース領域（２８）の表面に形成したＮ⁺型のエミッタ
領域、（３０）はベース領域（２８）の一部に重ねて形
成したＰ⁺型のベースコンタクト領域、（３１）はＮ⁺型
のコレクタコンタクト領域、（３２）はＳＢＤ（２２）
のカソードコンタクト領域である。

【００１０】エピタキシャル層（２４）の表面はシリコ
ン酸化膜（３３）によって被覆され、エミッタ領域（２
９）、ベースコンタクト領域（３０）、およびコレクタ
コンタクト領域（３１）とカソードコンタクト領域（３
２）の表面には各々オーミック用のコンタクトホールを
設ける。エミッタ領域（２９）とコレクタコンタクト領
域（３１）のコンタクトホールには、リン（Ｐ）又はヒ
素（Ａｓ）が１０²⁰〜１０²¹ａｔｏｍｓ・ｃｍ^-3程度ド
ープされたシリコン表面が露出し、ベースコンタクト領
域（３０）のコンタクトホールには、ボロン（Ｂ）が１
０²⁰ａｔｏｍｓ・ｃｍ^-3程度ドープされたシリコン表面
が露出する。また、ＳＢＤ（２１）にはショットキー用
のコンタクトホールを設ける。ショットキー用のコンタ
クトホールには、不純物濃度が１０¹⁵ａｔｏｍｓ・ｃｍ
^-3程度のエピタキシャル層（２４）が露出する。

【００１１】そして、ベースコンタクト領域（３０）の
表面には、第１のアルミ材料層（３４）、バリアメタル
層（３５）、および第２のアルミ材料層（３６）から成
る積層構造のベース電極（３７）がオーミック接触し、
エミッタ領域（２９）の表面にはバリアメタル層（３
８）とアルミ材料層（３９）との積層構造から成るエミ
ッタ電極（４０）がオーミック接触する。コレクタコン
タクト領域（３１）には、エミッタ電極（４０）と同一
構造のコレクタ電極（４１）がコンタクトする。

【００１２】ＳＢＤ（２２）部においては、島領域（２
７）の表面に前記ベース電極（３７）と同じく第１のア
ルミ材料層（３４）、バリアメタル層（３５）、および
第２のアルミ材料層（３６）から成る３層構造のショッ
トキー電極（４２）がショットキー接触し、カソードコ
ンタクト領域（３２）の表面には前記エミッタ電極（４
０）と同じくバリアメタル層（３８）、アルミ材料層
（３９）の２層構造から成るカソード電極（４３）がオ
ーミック接触する。

【００１３】ベース電極（３７）の第１のアルミ材料層
（３４）は、Ｐ型拡散領域とのバリア障壁を低減する目
的で設けられたものであり、素材は膜厚０．１〜０．５
μのシリコンを含まないｐｕｒｅＡｌから成る。ベース
電極（３７）のバリアメタル層（３５）と第２のアルミ
材料層（３６）はエミッタ電極（４０）の２層構造と同
時的に作られ、構造は同一である。

【００１４】エミッタ電極（４０）のバリアメタル層
（３８）は、Ｎ型拡散領域とのバリア障壁を低く保ちつ
つ、差動のバランスを改善する目的で設けられたもので
あり、素材は膜厚５００〜８００Åのモリブデンシリサ
イド（Ｍｏ−Ｓｉ）である。他にはタングステンシリサ
イドを用いたＳｉ／ＷＳｉ／ＴｉＮ、チタンシリサイド
を用いたＳｉ／ＴｉＳｉ／ＴｉＮ等がある。アルミ材料
層（３９）は、膜厚１．０〜１．５μのＡｌ−Ｓｉから
成る。

【００１５】ショットキー電極（４２）の第１のアルミ
材料層（３４）は、エピタキシャル層（２４）のＮ型半
導体層と良好なるショットキー接合を得る目的でシリコ
ンを含まないｐｕｒｅＡｌを用いたものである。ＮＰＮ
トランジスタ（２１）に関して、バリアメタルの無いＡ
ｌ−Ｓｉ単層構造の電極による第１の従来例と、バリア
メタルを付加した図８の構造による第２の従来例と、そ
して上述した構造の本発明品とを以下に比較する。比較
する項目は、ベース電極（３７）のコンタクト抵抗、エ
ミッタ電極（４０）のコンタクト抵抗、差動対のコレク
タ電流の比（ペア性）、および差動のペア性のばらつき
である。

【００１６】第１の従来例第２の従来例本発明ベースコンタクト抵抗（Ω／□）３１．１９６０３２．０エミッタコンタクト抵抗（Ω／□）１１．５８．２１１．９差動のペア性Ｉ_C1／Ｉ_C2 ０．９９７０．９９８０．９９９差動のばらつき σ／ｘ（％）３．１６０．８８０．５６膜厚の条件は上述した通りである。差動のばらつきは、
１ウェハ内１４０点を測定し、その標準偏差σと平均値
ｘとで比をとった。

【００１７】先ずコンタクト抵抗に関して、エミッタ電
極（４０）は第２の従来例よりやや大きくなるものの、
第１の実施例と同程度の実用的範囲内の値が得られる。
ベース電極（３７）は第１のアルミ材料層（３４）によ
って第２の従来例より大幅に低減され、第１の従来例と
同程度の値が得られる。この点に関し、ベース電極（３
７）のバリアメタル層（３５）は何ら影響していないと
推定される。

【００１８】差動のペア性、即ち差動増幅回路を構成す
る一対のトランジスタのコレクタ電流の比に関しては、
バリアメタル層（３５）（３８）の付加による影響は無
いものと推定される。そして、ウェハ内における差動の
ペア性のばらつきが、バリアメタル層（３５）（３８）
を付加したことにより大幅に改善され、本発明品は単に
バリアメタルを付加した第２の従来例よりさらに改善さ
れているのが明らかである。

【００１９】ＳＢＤ（２２）部においては、第１のアル
ミ材料層（３４）にｐｕｒｅＡｌを用いることによっ
て、島領域（２７）のＮ型シリコン半導体と良好なショ
ットキー接合を形成することができる。上記構造の製造
方法を図２以降の図面で説明する。先ず一般的なプロセ
ス技術によって、島領域（２７）にＮＰＮトランジスタ
（２１）を構成するＰ型のベース領域（２８）、Ｎ⁺型
のエミッタ領域（２９）、Ｐ⁺型ベースコンタクト領域
（３０）、Ｎ⁺型のコレクタコンタクト領域（３１）を
形成し、他の島領域（２７）にはＳＢＤ（２２）のＮ⁺
型のカソードコンタクト領域（３２）を形成する。エピ
タキシャル層（２４）を被覆する絶縁膜（３３）にコン
タクトホールを形成し、各拡散領域の表面とＳＢＤ（２
２）用の島領域（２７）の表面を露出する（図２）。

【００２０】スパッタ手法により、膜厚０．１〜０．５
μのｐｕｒｅＡｌを堆積し、これをリン酸＋硝酸＋酢酸
溶液のウェット手法でホトエッチングしてＰ型の拡散領
域上、即ちベースコンタクト領域（３０）上に第１のア
ルミ材料層（３４）を形成し、ＳＢＤ（２２）の島領域
（２７）上にも第１のアルミ材料層（３４）を形成する
（図３）。この第１のアルミ材料層（３４）は、コンタ
クトホールを覆う程度の大きさに形成され、酸化膜（３
３）上を延在することはない。前記Ａｌのホトエッチン
グは、エミッタ領域（２９）とコレクタコンタクト領域
（３１）のコンタクトホール内のシリコン表面を露出す
るまで行なわれる。従ってコンタクトホール内のシリコ
ン表面がエッチング液に曝されることになるが、前記エ
ッチング液はシリコンとの選択性に優れるので、シリコ
ンに欠陥等のダメージを与えずに処理できる。

【００２１】フッ酸緩衝液でエミッタ領域（２９）とコ
レクタコンタクト領域（３１）等のシリコン表面に形成
された自然酸化膜を除去した後、スパッタ手法により全
面に膜厚５００〜８００Åのモリブデンシリサイド（４
１）を堆積する（図４）。逆スパッタ手法によりモリブ
デンシリサイド（４１）表面の酸化物を除去し、続いて
スパッタ手法により、全面に膜厚１．０〜２．０μのア
ルミニウムシリコン（４２）を堆積する（図５）。

【００２２】ホトエッチングによってアルミニウムシリ
コン（４２）とモリブデンシリサイド（４１）とを連続
的にパターニングすることにより、ベース電極（３７）
とショットキー電極（４２）のバリアメタル層（３５）
と第２のアルミ材料層（３６）、およびエミッタ電極
（４０）等のバリアメタル層（３８）とアルミ材料層
（３９）を形成する（図６）。ホトエッチングの手法
は、Ｃｌ₂ ＋Ｂｃｌ₃＋Ｓｉｃｌ₄＋ＣＨＦ₃ガスを用い
たドライエッチングである。ホトエッチ後のアロイは４
００〜５００°の温度で行う。

【００２３】以上で、アルミ−バリアメタル−アルミの
３層構造から成るＰ型拡散領域用の電極と、バリアメタ
ル−アルミの２層構造から成るＮ型拡散領域用の電極と
が形成される。同一基板上には複数の島領域（２７）が
形成され、個々の島領域（２７）にＮＰＮトランジスタ
が形成される。複数のＮＰＮトランジスタのうち少なく
とも２個は、エミッタ領域（２９）を共通接続した差動
対を形成する。差動対は、エミッタ電極（４０）と同じ
２層構造の電極配線が酸化膜（３３）上を延在して互い
のエミッタ電極（４０）を接続することにより構成す
る。

【００２４】この製造方法によれば、全ての電極にバリ
アメタル層（３５）（３８）を設けるので、バリアメタ
ル層（３５）（３８）のホトエッチング時にシリコン表
面を露出させずに処理できる。従って、バリアメタル層
（３５）（３８）のドライエッチングによるシリコン表
面へのダメージを回避できる。また、第１のアルミ材料
層（３４）のホトエッチングにウェット手法を用いるの
で、エミッタ領域（２９）とコレクタコンタクト領域
（３１）のコンタクトホールに露出するシリコン表面に
ダメージを与えずに処理できる。さらに、第１のアルミ
材料層（３４）の膜厚を例えば第２のアルミ材料層（３
６）より薄くしておけば、前記ウェット手法でも十分微
細加工できる。

【００２５】

【発明の効果】以上に説明した通り、本発明によれば、
バリアメタル層（３５）（３８）を形成したことによ
り、差動のペア性のばらつきを大幅に改善し、歩留り向
上に寄与する利点を有する。また、図８の従来例に比較
して、ベース電極（３７）に第１のアルミ材料層（３
４）を形成したので、Ｐ型のベース領域（２８）、Ｎ⁺
型のエミッタ領域（２９）共にコンタクト抵抗を低減し
た電極構造が得られる利点を有する。

【００２６】さらに、第１のアルミ材料層（３４）とし
てシリコンを含まないｐｕｒｅＡｌを用いることによっ
て、工程を付加しないでＳＢＤ（２２）を組み込める利
点を有する。

【図面の簡単な説明】

【図１】本発明を説明するための断面図である。

【図２】製造方法を説明するための第１の断面図であ
る。

【図３】製造方法を説明するための第２の断面図であ
る。

【図４】製造方法を説明するための第３の断面図であ
る。

【図５】製造方法を説明するための第４の断面図であ
る。

【図６】製造方法を説明するための第５の断面図であ
る。

【図７】従来例を説明するための回路図である。

【図８】従来例を説明するための断面図である。

Claims

【特許請求の範囲】

【請求項１】一導電型の半導体基板と、前記基板の上に形成した逆導電型のエピタキシャル層
と、前記エピタキシャル層の表面に形成した一導電型のベー
ス領域、および逆導電型のエミッタ領域と、前記エピタキシャル層の表面を被覆する絶縁膜と、前記ベース領域とエミッタ領域の表面を露出するオーミ
ック用のコンタクトホール、および前記エピタキシャル
層の表面を露出するショットキー用のコンタクトホール
と、前記コンタクトホールを介して前記ベース領域にオーミ
ック接触する、アルミ−バリアメタル−アルミの３層構
造から成るベース電極と、前記コンタクトホールを介して前記エミッタ領域にオー
ミック接触する、バリアメタル−アルミの２層構造から
成るエミッタ電極と、前記ベース電極と同時的に形成され、前記ショットキー
用コンタクトホールを介してエピタキシャル層表面にコ
ンタクトする、アルミ−バリアメタル−アルミの３層構
造から成るショットキー電極とを具備することを特徴と
する半導体集積回路。
【請求項２】前記ベース電極とショットキー電極の、
シリコンに接触する下層のアルミ層がシリコンを含まな
いアルミニウムから成り、最上層のアルミ層がシリコン
を含むアルミニウムから成ることを特徴とする請求項１
記載の半導体集積回路。
【請求項３】少なくとも一対のＮＰＮトランジスタ
が、エミッタを共通接続した作動対を形成することを特
徴とする請求項２記載の半導体集積回路。
【請求項４】前記バリアメタル層がモリブデンシリサ
イド（ＭｏＳｉ）であることを特徴とする請求項１記載
の半導体集積回路。