JPS613470A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS613470A JPS613470A JP12465384A JP12465384A JPS613470A JP S613470 A JPS613470 A JP S613470A JP 12465384 A JP12465384 A JP 12465384A JP 12465384 A JP12465384 A JP 12465384A JP S613470 A JPS613470 A JP S613470A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- sbd
- oxide film
- film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000000956 alloy Substances 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 6
- 229910052697 platinum Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012298 atmosphere Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野 ゛
本発明は、半導体と金属との接触によシ形成されるショ
ットキ接合の整流作用を用いたショットキダイオードを
含む半導体装置に関する。
ットキ接合の整流作用を用いたショットキダイオードを
含む半導体装置に関する。
口、従来の技術
従来、集積回路に使われてい名シ四ットキバリアダイオ
ード（８ＢＤという）は、第５図に示すように、例えば
、Ｐ型の半導体基板２の上に成長させたＮ型のエピタキ
シャルｌ１ｉ３の表面を絶縁膜５で覆い、絶縁膜５に開
孔を設け、Ｎ型の不純物拡散によ、９Ｎ＋高濃度領域１
３を形成し、この表面に合金被膜１４を被着してショッ
トキ接合を形成し、さらに、開孔部を覆うようにアノー
ド金属電極１１を形成して得られる。なお、金属電極１
１に隣接してカソード電極１２が設けられ、カソード電
極１２はＮ＋高濃度コンタクト層６を経てＮ＋高濃度埋
込領域４に通じている。
ード（８ＢＤという）は、第５図に示すように、例えば
、Ｐ型の半導体基板２の上に成長させたＮ型のエピタキ
シャルｌ１ｉ３の表面を絶縁膜５で覆い、絶縁膜５に開
孔を設け、Ｎ型の不純物拡散によ、９Ｎ＋高濃度領域１
３を形成し、この表面に合金被膜１４を被着してショッ
トキ接合を形成し、さらに、開孔部を覆うようにアノー
ド金属電極１１を形成して得られる。なお、金属電極１
１に隣接してカソード電極１２が設けられ、カソード電
極１２はＮ＋高濃度コンタクト層６を経てＮ＋高濃度埋
込領域４に通じている。
ハ８発明が解決しようとする問題点
このように、高濃度領域１３に８ＢＤを形成することに
よシ単位面積当りの接合容量が比較的大きいＳＢＤが得
られる。しかし、高濃度領域の表面濃度を高くしてゆく
とオーミック接触となり、ショットキ接合が形成されな
くなるので、単位面積当シの接合容量をある値以上に大
きくすることは不可能となる。従って、接合容量の大き
なＳＢＤを形成し上うとすると、ＳＢＤの素子占有面積
が大きくなシ集積度が上らないという不都合がある。
よシ単位面積当りの接合容量が比較的大きいＳＢＤが得
られる。しかし、高濃度領域の表面濃度を高くしてゆく
とオーミック接触となり、ショットキ接合が形成されな
くなるので、単位面積当シの接合容量をある値以上に大
きくすることは不可能となる。従って、接合容量の大き
なＳＢＤを形成し上うとすると、ＳＢＤの素子占有面積
が大きくなシ集積度が上らないという不都合がある。
二１問題点を解決するための技術手段
本発明では、半導体基板に溝を設け、この溝内面に一／
−ｌットキ接合形成金属を被着して、単位表面積当りの
接合容量を大きくしたＳＢＤを得ている。
−ｌットキ接合形成金属を被着して、単位表面積当りの
接合容量を大きくしたＳＢＤを得ている。
ホ、実施例
つぎに本発明を実施例によシ説明する。
第１図は本発明の一実施例の断面図である。第１図にお
いて、Ｐ型半導体基板２にＮ型エピタキシャル層３を成
長させた半導体基板１に溝７が設けられ、この溝７の側
面および底面に予じめＮ＋高濃度領域８を形成後、ショ
ットキ接合形成金属９が被着され、さらに金属電極１１
が設けられている。１２はカソード電極、６はＮ＋カソ
ード電極コンタクト領域、４はＮ＋埋込層である。
いて、Ｐ型半導体基板２にＮ型エピタキシャル層３を成
長させた半導体基板１に溝７が設けられ、この溝７の側
面および底面に予じめＮ＋高濃度領域８を形成後、ショ
ットキ接合形成金属９が被着され、さらに金属電極１１
が設けられている。１２はカソード電極、６はＮ＋カソ
ード電極コンタクト領域、４はＮ＋埋込層である。
つぎに、このような半導体装置を製造する方法について
説明する。まず、第２図（ａ）のように、Ｐ型半導体基
板２の主面にＮ型埋込み層４を設け、エピタキシャル成
長法によシ、厚さ１μｍのＮ型エピタキシャル層３を形
成した半導体基板１の表面た、将来ＳＢＤのカソードと
なる領域に炉拡散領域６を形成する。次に、同図（ｂ）
のように、レジストをマスクにしてシリコン酸化膜５に
Ｎ型エピタキシャル層に達する開孔部を設ける。続いて
、上記同じレジストをマスクにしてフレオン雰囲気の異
方性プラズマエッチを用いて半導体基板１をエツチング
し、はぼ垂直な側面を有し、深さが１〜１０μｍの溝７
を形成する。この際、プラズマエッチによる損傷を取シ
除くため、溝の側面及び底面のシリコン面を０１〜０．
３μｍ湿式エツチングするのが望ましい。次に同図（Ｃ
）のように、溝７の側面及び底面よシリン原子を熱拡散
により添加し高濃度不純物領域８を形成する。それから
、半導体基板１に白金をスパッタ法にて被着する。スパ
ッタ法は真空度が高く、ステップカバレッヂが良好なた
め、溝側面にも白金がよく被着するので好しい方法であ
る。続いて、５００℃窒素雰囲気で熱処理をした後、王
水（硝酸と硫酸の混合液）にて白金をエツチング除去す
ると、半導体基板１のシリコン酸化膜５で覆われていな
い部分、即ち、溝７の側面及び底面だけに、白金とシリ
コンの反応した合金被膜９が残る。合金被膜９と半導体
基板１とがショットキ接合１０を形成する。それから、
第１図に示すような、８ＢＤのカソード電極用開孔をＮ
＋拡散領域６に接するように開けたのち、スパッタ法又
はＣＶＤ法によシアルミニウム被膜を被着、加工し、８
ＢＤのアノード電極１１及びカソード電極１２を形成す
ることによシ所望のＳＢＤが得られる。
説明する。まず、第２図（ａ）のように、Ｐ型半導体基
板２の主面にＮ型埋込み層４を設け、エピタキシャル成
長法によシ、厚さ１μｍのＮ型エピタキシャル層３を形
成した半導体基板１の表面た、将来ＳＢＤのカソードと
なる領域に炉拡散領域６を形成する。次に、同図（ｂ）
のように、レジストをマスクにしてシリコン酸化膜５に
Ｎ型エピタキシャル層に達する開孔部を設ける。続いて
、上記同じレジストをマスクにしてフレオン雰囲気の異
方性プラズマエッチを用いて半導体基板１をエツチング
し、はぼ垂直な側面を有し、深さが１〜１０μｍの溝７
を形成する。この際、プラズマエッチによる損傷を取シ
除くため、溝の側面及び底面のシリコン面を０１〜０．
３μｍ湿式エツチングするのが望ましい。次に同図（Ｃ
）のように、溝７の側面及び底面よシリン原子を熱拡散
により添加し高濃度不純物領域８を形成する。それから
、半導体基板１に白金をスパッタ法にて被着する。スパ
ッタ法は真空度が高く、ステップカバレッヂが良好なた
め、溝側面にも白金がよく被着するので好しい方法であ
る。続いて、５００℃窒素雰囲気で熱処理をした後、王
水（硝酸と硫酸の混合液）にて白金をエツチング除去す
ると、半導体基板１のシリコン酸化膜５で覆われていな
い部分、即ち、溝７の側面及び底面だけに、白金とシリ
コンの反応した合金被膜９が残る。合金被膜９と半導体
基板１とがショットキ接合１０を形成する。それから、
第１図に示すような、８ＢＤのカソード電極用開孔をＮ
＋拡散領域６に接するように開けたのち、スパッタ法又
はＣＶＤ法によシアルミニウム被膜を被着、加工し、８
ＢＤのアノード電極１１及びカソード電極１２を形成す
ることによシ所望のＳＢＤが得られる。
なお、第２図（Ｃ）において、ショットキ接合１０を形
成するために合金被膜の例を述べたが、本質的には、シ
ョットキ接合１０が形成される被膜であればどんな被膜
であってもよく、例えば、合金被膜９をなくして、ＳＢ
Ｄのアノード電極１１に使用しているアルミニウム被膜
を高濃度領域８に直接被着してもよい。又、アルミニウ
ムの代わシに、高濃度領域８との間にショットキ接合１
０を形成する金属被膜、例えばＷ、Ｍｏ等であってもよ
いＯ 第３図に、第２の実施例を示す。本実施例では、ショッ
トキ接合１５の形成領域が溝７の側面及び底面だけでな
く、シリコン酸化膜５の開孔部半導体基板１と接する部
分まで延在している。これは開孔部を形成するマスクと
、溝７を形成するマスクを別々にすることによシ実現さ
れる。
成するために合金被膜の例を述べたが、本質的には、シ
ョットキ接合１０が形成される被膜であればどんな被膜
であってもよく、例えば、合金被膜９をなくして、ＳＢ
Ｄのアノード電極１１に使用しているアルミニウム被膜
を高濃度領域８に直接被着してもよい。又、アルミニウ
ムの代わシに、高濃度領域８との間にショットキ接合１
０を形成する金属被膜、例えばＷ、Ｍｏ等であってもよ
いＯ 第３図に、第２の実施例を示す。本実施例では、ショッ
トキ接合１５の形成領域が溝７の側面及び底面だけでな
く、シリコン酸化膜５の開孔部半導体基板１と接する部
分まで延在している。これは開孔部を形成するマスクと
、溝７を形成するマスクを別々にすることによシ実現さ
れる。
第４図に第３の実施例を示す。本実施例では８ＢＤが形
成される高濃度領域８と埋込み層１６が隣接せず離れて
存在する。このよう々構造によれば、ＳＢＤの直列抵抗
を大きくでき、回路設計の自由度が向上する。
成される高濃度領域８と埋込み層１６が隣接せず離れて
存在する。このよう々構造によれば、ＳＢＤの直列抵抗
を大きくでき、回路設計の自由度が向上する。
なお、上記実施例ではＰ型半導体基板上にＮ型エピタキ
シャル層を形成した半導体基板について説明したが、Ｎ
型半導体基板のみを用いても、又、Ｎ型半導体基板にＮ
型エピタキシャルを堆積した半導体基板を用いても実施
できることは明らかである。
シャル層を形成した半導体基板について説明したが、Ｎ
型半導体基板のみを用いても、又、Ｎ型半導体基板にＮ
型エピタキシャルを堆積した半導体基板を用いても実施
できることは明らかである。
へ０発明の詳細
な説明したように、本発明の半導体装置は、半導体基板
に溝を形成し、鉄構の側面、及び底面にショットキ接合
を形成することにより、素子占有面積を大きくすること
なく、接合容量の大きなＳＢＤを提供することができ、
集積度を大幅に向上させることができる。従って、本発
明によれば小型、且つ集積度の高い半導体装置が得られ
るので当該分野における効果は著しい。
に溝を形成し、鉄構の側面、及び底面にショットキ接合
を形成することにより、素子占有面積を大きくすること
なく、接合容量の大きなＳＢＤを提供することができ、
集積度を大幅に向上させることができる。従って、本発
明によれば小型、且つ集積度の高い半導体装置が得られ
るので当該分野における効果は著しい。
第１図は本発明の一実施例の断面図、第２図（ａ）〜（
Ｃ）は第１図の半導体装置を製造方法について説明する
だめの途中工程１１Ｂ１の基板断面図、第３図および第
４図はそれぞれ本発明の第２の実施例および第３の実施
例の断面図、第５図は従来の半導体装置の断面図である
。 １・・・・・・半導体基板、２・・・・・・Ｐ型基板、
３・・・・・・Ｎ型エピタキシャル層、４・・・・・・
炉埋込層、５・・・・・・シリコン酸化膜、６・・・・
・・Ｎ＋コ［ンタクト領域、７・・・・・・溝、８・・
・・・・Ｎ＋高濃度領域、９・・・・・・ショットキ接
合形成金属、１０．１５・・・・・・ショットキ接合、
１１・・・・・・アノード電極、１２・・・・・・カソ
ード電極。 第２図
Ｃ）は第１図の半導体装置を製造方法について説明する
だめの途中工程１１Ｂ１の基板断面図、第３図および第
４図はそれぞれ本発明の第２の実施例および第３の実施
例の断面図、第５図は従来の半導体装置の断面図である
。 １・・・・・・半導体基板、２・・・・・・Ｐ型基板、
３・・・・・・Ｎ型エピタキシャル層、４・・・・・・
炉埋込層、５・・・・・・シリコン酸化膜、６・・・・
・・Ｎ＋コ［ンタクト領域、７・・・・・・溝、８・・
・・・・Ｎ＋高濃度領域、９・・・・・・ショットキ接
合形成金属、１０．１５・・・・・・ショットキ接合、
１１・・・・・・アノード電極、１２・・・・・・カソ
ード電極。 第２図
Claims (1)
- 半導体基板の表面に被着された金属と該基板との間に形
成されたショットキ接合を含む半導体装置において、前
記ショットキ接合は前記半導体基板にあけられた溝の側
面および底面に形成されていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12465384A JPS613470A (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12465384A JPS613470A (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613470A true JPS613470A (ja) | 1986-01-09 |
Family
ID=14890728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12465384A Pending JPS613470A (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0465151A2 (en) * | 1990-06-29 | 1992-01-08 | Canon Kabushiki Kaisha | Semiconductor device with Shottky junction |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734374A (en) * | 1980-08-08 | 1982-02-24 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57153477A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Manufacture of semiconductor device |
-
1984
- 1984-06-18 JP JP12465384A patent/JPS613470A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734374A (en) * | 1980-08-08 | 1982-02-24 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57153477A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0465151A2 (en) * | 1990-06-29 | 1992-01-08 | Canon Kabushiki Kaisha | Semiconductor device with Shottky junction |
| US5438218A (en) * | 1990-06-29 | 1995-08-01 | Canon Kk | Semiconductor device with Shottky junction |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757028A (en) | Process for preparing a silicon carbide device | |
| EP0076105B1 (en) | Method of producing a bipolar transistor | |
| JPH0638424B2 (ja) | 半導体装置の製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| EP0078501B1 (en) | Transistor-like semiconductor device and method of producing the same | |
| US4924281A (en) | Gate structure for a MOS FET | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US3698077A (en) | Method of producing a planar-transistor | |
| JPS613470A (ja) | 半導体装置 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPH0135505B2 (ja) | ||
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JPH01134969A (ja) | 半導体装置とその製造方法 | |
| JPS641064B2 (ja) | ||
| JP2845044B2 (ja) | 半導体装置 | |
| JPH0555553A (ja) | 半導体集積回路 | |
| JPS61111573A (ja) | 半導体装置 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPH0428144B2 (ja) | ||
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPS6154640A (ja) | 半導体装置の製法 | |
| JPS5835970A (ja) | 半導体装置の製造方法 |