JPS61111573A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61111573A JPS61111573A JP23381584A JP23381584A JPS61111573A JP S61111573 A JPS61111573 A JP S61111573A JP 23381584 A JP23381584 A JP 23381584A JP 23381584 A JP23381584 A JP 23381584A JP S61111573 A JPS61111573 A JP S61111573A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistor
- silicide layer
- polycrystalline silicon
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 31
- 239000012535 impurity Substances 0.000 abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000006641 stabilisation Effects 0.000 abstract description 3
- 238000011105 stabilization Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 229910021339 platinum silicide Inorganic materials 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に関し、特に多結晶シリコン膜を
抵抗体として使用した半導体装置に関するものである。
抵抗体として使用した半導体装置に関するものである。
（従来の技ＶｒＩ）
従来、多結晶シリコン膜を抵抗体として使用する半導体
装置においてその抵抗体は絶縁膜上に多結晶シリコン膜
抵抗を形成し、その多結晶シリコン膜抵抗上に第２の絶
縁膜を形成した後、第２の絶縁膜に選択的に開孔部を形
成し、金属電極を形成している。この従来構造では、抵
抗体形成領域及び電極形成領域が必要であ）、素子の微
細化には障害となる。
装置においてその抵抗体は絶縁膜上に多結晶シリコン膜
抵抗を形成し、その多結晶シリコン膜抵抗上に第２の絶
縁膜を形成した後、第２の絶縁膜に選択的に開孔部を形
成し、金属電極を形成している。この従来構造では、抵
抗体形成領域及び電極形成領域が必要であ）、素子の微
細化には障害となる。
また、上記欠点を除き、素子のコンタクト領域と電極間
に多結晶シリコン膜抵抗を形成する方法がある。この方
法では、半導体基板に形成された素子のコンタクト領域
を部分的に含む領域に多結晶シリコン膜を形成し、多結
晶シリコン中に不純物を添加し、その多結晶シリコン膜
上に金属電極を形成した構造を有している。
に多結晶シリコン膜抵抗を形成する方法がある。この方
法では、半導体基板に形成された素子のコンタクト領域
を部分的に含む領域に多結晶シリコン膜を形成し、多結
晶シリコン中に不純物を添加し、その多結晶シリコン膜
上に金属電極を形成した構造を有している。
第２図１８１． ｌｂ）は従来の多結晶シリコン膜抵抗
装置の多結晶シリコン膜形成からアルミニウム電極を配
線するまでの構造の製法の主な工程を示す断面図である
。
装置の多結晶シリコン膜形成からアルミニウム電極を配
線するまでの構造の製法の主な工程を示す断面図である
。
まず、第２図ｔａ＞において、１１はシリコン半導体基
板であシ、１２はＰ 形不純物原子拡散領域である。シ
リコン半導体基板１１上に二酸化シリコン膜１３をＣＶ
Ｄ法により、１０００〜３０００人被着し１写真蝕刻法
によシＰ 型不純物領域１２内にコンタクト用の開孔を
形成する。しかる後、多結晶シリコン膜１４をＣＶＤ法
によシ。
板であシ、１２はＰ 形不純物原子拡散領域である。シ
リコン半導体基板１１上に二酸化シリコン膜１３をＣＶ
Ｄ法により、１０００〜３０００人被着し１写真蝕刻法
によシＰ 型不純物領域１２内にコンタクト用の開孔を
形成する。しかる後、多結晶シリコン膜１４をＣＶＤ法
によシ。
１０００〜７０００人の膜厚で形成し、Ｐ形不純物をイ
オン注入法によシ添加し、多結晶シリコンの抵抗体パタ
ーンを形成した所である。
オン注入法によシ添加し、多結晶シリコンの抵抗体パタ
ーンを形成した所である。
次に、第２図（ｂ） Ｋ示すように、アルミニウム膜を
５ｏｏｏ〜２００００人スパッタ法によシ形成し。
５ｏｏｏ〜２００００人スパッタ法によシ形成し。
写真蝕刻法によシ選択的にアルミニウム膜を蝕刻しアル
ミニウム電極１５を形成すると多結晶シリコン抵抗を有
する従来の半導体装置が得られる。
ミニウム電極１５を形成すると多結晶シリコン抵抗を有
する従来の半導体装置が得られる。
（発明が解決しようとする問題点）
このようにして得られた従来の構造によると、多結晶シ
リコン膜抵抗を形成した後の熱処理により、Ｐ 形不純
物原子拡散領域から多結晶シリコン中への不純物原子の
拡散が生じる。また、アルミニウム電極を形成後の熱処
理により、多結晶シリコン膜とアルミニウム電極の間で
シリコンとアルミニウムの反応が生じる。これらのため
多結晶シリコン膜抵抗の抵抗値の変動が生じ、安定な抵
抗体が得られないという欠点を有している。
リコン膜抵抗を形成した後の熱処理により、Ｐ 形不純
物原子拡散領域から多結晶シリコン中への不純物原子の
拡散が生じる。また、アルミニウム電極を形成後の熱処
理により、多結晶シリコン膜とアルミニウム電極の間で
シリコンとアルミニウムの反応が生じる。これらのため
多結晶シリコン膜抵抗の抵抗値の変動が生じ、安定な抵
抗体が得られないという欠点を有している。
従って１本発明は、上記欠点を除去し、半導体基板から
の不純物の多結晶シリコン膜抵抗体中への拡散及び多結
晶シリコン膜と金属電極との反応を防止し、かつ抵抗体
形成領域を減少させ、装置の安定化、微細化を可能とす
る半導体装置の構造を提供することを目的とする。
の不純物の多結晶シリコン膜抵抗体中への拡散及び多結
晶シリコン膜と金属電極との反応を防止し、かつ抵抗体
形成領域を減少させ、装置の安定化、微細化を可能とす
る半導体装置の構造を提供することを目的とする。
（問題点を解決するための手段）
本発明の半導体装置は、シリコン半導体基板に形成され
た素子と金属配線とのコンタクト領域の少なくとも一部
において、素子コンタクト領域と金属電極との間に抵抗
体を有し、該抵抗体は前記素子及び前記金属電極とそれ
ぞれ金属シリサイド層を介して接することによ）構成さ
れる。
た素子と金属配線とのコンタクト領域の少なくとも一部
において、素子コンタクト領域と金属電極との間に抵抗
体を有し、該抵抗体は前記素子及び前記金属電極とそれ
ぞれ金属シリサイド層を介して接することによ）構成さ
れる。
なお、金属クリサイド層と金属電極の間に前記金属シリ
サイド層と反応しない第２の金属膜を配することによシ
、よシ信頼性を向上させうる構造となる。
サイド層と反応しない第２の金属膜を配することによシ
、よシ信頼性を向上させうる構造となる。
（実施例）
以下１本発明の実施例について１図面を８照して説明す
る。
る。
第１図（ａｌ、 ［ｂ）は本発明の一実施例およびその
製造方法全説明するために工程頭に示した断面図である
。
製造方法全説明するために工程頭に示した断面図である
。
第１図ｔａ）において、２１はシリコン半導体基板、２
２はＰ 型不純物原子拡散領域でちゃ、２３はＰ＋型不
純物原子拡散領域２２内に開孔を有する二酸化シリコン
膜である。前記二酸化シリコン膜とその間札止にスパッ
タ法によシ白金膜を１００〜５００人形成した後熱処理
を行い、白金シリサイド層２４を形成する。その後王水
によシ未反応の白金層を除去すると開孔部のみに白金シ
リサイド層２４を残すことができる。その後多結晶シリ
コン膜２５をＣＶＤ法によシ１０００〜７０００人被着
し、Ｐ型不純物原子をイオン注入法によシ添加し、写真
蝕刻法によシ抵抗体パターンを形成する。次いで第２の
白金膜を１００〜５００人スパッタ法によシ堆積し、上
記したと同様にして第２の白金７リサイド層２６ｆ、形
成する。
２はＰ 型不純物原子拡散領域でちゃ、２３はＰ＋型不
純物原子拡散領域２２内に開孔を有する二酸化シリコン
膜である。前記二酸化シリコン膜とその間札止にスパッ
タ法によシ白金膜を１００〜５００人形成した後熱処理
を行い、白金シリサイド層２４を形成する。その後王水
によシ未反応の白金層を除去すると開孔部のみに白金シ
リサイド層２４を残すことができる。その後多結晶シリ
コン膜２５をＣＶＤ法によシ１０００〜７０００人被着
し、Ｐ型不純物原子をイオン注入法によシ添加し、写真
蝕刻法によシ抵抗体パターンを形成する。次いで第２の
白金膜を１００〜５００人スパッタ法によシ堆積し、上
記したと同様にして第２の白金７リサイド層２６ｆ、形
成する。
次に、第１図（ｂ）に示すように、反応防止膜２７例え
１ｊＴｉＷｔ−スバｙｌ法によ＃）５００〜２０００人
の厚さに堆積し、その上にアルミニウム層を５０００〜
２００００人スパッタ法によシ堆積する。
１ｊＴｉＷｔ−スバｙｌ法によ＃）５００〜２０００人
の厚さに堆積し、その上にアルミニウム層を５０００〜
２００００人スパッタ法によシ堆積する。
次いで多結晶シリコン膜２５白金シリサイド膜２６の上
にアルミニウム電極パターン２８を形成する。
にアルミニウム電極パターン２８を形成する。
以上説明したとおり、本実施例によれば二酸化シリコン
Ｍ２３の開孔部のＰ＋不純物原子拡散領域２２の上には
白金シリサイド層２４が設けられているため、Ｐ 不純
物原子拡散領域２２から多結晶シリコン膜２５へのＰ型
不純物原子の拡散は防止できる。また多結晶シリコン膜
２５とアルミニウム電極２８との間には第２の白金シリ
サイド膜及び反応防止膜２７が形成されているためアル
ミニウム電極２８と多結晶シリコン膜２５との反応を防
止できる。なおより安定化させるため白金シリサイド膜
の上に反応防止膜を形成する例をあげたが反射防止膜を
設けなくても白金シリサイド膜のみでもその目的を達す
ることができる。また図示されているように、多結晶シ
リコン膜抵抗２５はアルミニウム電極２８とＰ 不純物
領域２２のコンタクト開孔領域の間に形成されるため装
置の微細化が可能となる。
Ｍ２３の開孔部のＰ＋不純物原子拡散領域２２の上には
白金シリサイド層２４が設けられているため、Ｐ 不純
物原子拡散領域２２から多結晶シリコン膜２５へのＰ型
不純物原子の拡散は防止できる。また多結晶シリコン膜
２５とアルミニウム電極２８との間には第２の白金シリ
サイド膜及び反応防止膜２７が形成されているためアル
ミニウム電極２８と多結晶シリコン膜２５との反応を防
止できる。なおより安定化させるため白金シリサイド膜
の上に反応防止膜を形成する例をあげたが反射防止膜を
設けなくても白金シリサイド膜のみでもその目的を達す
ることができる。また図示されているように、多結晶シ
リコン膜抵抗２５はアルミニウム電極２８とＰ 不純物
領域２２のコンタクト開孔領域の間に形成されるため装
置の微細化が可能となる。
（発明の効果）
以上説明したとお９５本発明によれば、半導体基板から
の不純物の多結晶シリコン膜抵抗体への拡散及び多結晶
シリコン膜と金属電極との反応を防止し、かつ抵抗体形
成領域を減少させ、装置の安定化、微細化を可能とする
ことができる。
の不純物の多結晶シリコン膜抵抗体への拡散及び多結晶
シリコン膜と金属電極との反応を防止し、かつ抵抗体形
成領域を減少させ、装置の安定化、微細化を可能とする
ことができる。
第１図（ａｌ、 ［ｂ）は本発明の一実施例及びその製
造方法を説明するために工程順に示した断面図、第２図
ｆａ）、 ｆｂ）は従来の半導体装置およびその製造方
法を説明するために工程順に示した断面図である。 １１．２１・・・・・・シリコン半導体基板、１２゜２
２・・・・・・Ｐ 形不純物原子拡散領域、１３．２３
・・・・・・二酸化シリコン膜、１４．２５・・・・・
・多結晶シリコンＭ、１５．２８・・・・・・アルミニ
ウム電極。 ２４．２６・・・・・・白金シリサイド層、２７・旧・
・反応防止膜。 第 ｌ 閃 提 ２ 図
造方法を説明するために工程順に示した断面図、第２図
ｆａ）、 ｆｂ）は従来の半導体装置およびその製造方
法を説明するために工程順に示した断面図である。 １１．２１・・・・・・シリコン半導体基板、１２゜２
２・・・・・・Ｐ 形不純物原子拡散領域、１３．２３
・・・・・・二酸化シリコン膜、１４．２５・・・・・
・多結晶シリコンＭ、１５．２８・・・・・・アルミニ
ウム電極。 ２４．２６・・・・・・白金シリサイド層、２７・旧・
・反応防止膜。 第 ｌ 閃 提 ２ 図
Claims (2)
- （１）シリコン半導体基板に形成された素子と金属配線
とのコンタクト領域の少なくとも一部において、素子コ
ンタクト領域と金属電極との間に抵抗体を有し、該抵抗
体は前記素子及び前記金属電極とそれぞれ金属シリサイ
ド層を介して接していることを特徴とする半導体装置。 - （２）金属シリサイド層と金属電極の間に前記金属シリ
サイド層と反応しない第２の金属膜を有する特許請求の
範囲第（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23381584A JPS61111573A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23381584A JPS61111573A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111573A true JPS61111573A (ja) | 1986-05-29 |
Family
ID=16961007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23381584A Pending JPS61111573A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111573A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241860A (ja) * | 1988-03-23 | 1989-09-26 | Sony Corp | 半導体装置 |
| JPH0380564A (ja) * | 1989-08-23 | 1991-04-05 | Nec Corp | 半導体集積回路装置及びその製造方法 |
-
1984
- 1984-11-06 JP JP23381584A patent/JPS61111573A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241860A (ja) * | 1988-03-23 | 1989-09-26 | Sony Corp | 半導体装置 |
| JPH0380564A (ja) * | 1989-08-23 | 1991-04-05 | Nec Corp | 半導体集積回路装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS61111573A (ja) | 半導体装置 | |
| JP3144350B2 (ja) | 半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JP2654805B2 (ja) | 半導体装置 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH07147403A (ja) | 半導体装置およびその製造方法 | |
| JPS63292665A (ja) | 抵抗負荷型半導体装置 | |
| JPH05109983A (ja) | 半導体装置とその製造方法 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JP2000100972A (ja) | 半導体装置 | |
| JPS613470A (ja) | 半導体装置 | |
| JPH0464470B2 (ja) | ||
| JPS6038876A (ja) | 半導体装置の製造方法 | |
| JPH04276652A (ja) | 半導体装置 | |
| JPH0521380A (ja) | 半導体装置とその製造方法 | |
| JPH05267301A (ja) | 半導体装置およびその製造方法 | |
| JPH03166728A (ja) | 半導体装置 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 |