JP2654805B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2654805B2 JP2654805B2 JP63123300A JP12330088A JP2654805B2 JP 2654805 B2 JP2654805 B2 JP 2654805B2 JP 63123300 A JP63123300 A JP 63123300A JP 12330088 A JP12330088 A JP 12330088A JP 2654805 B2 JP2654805 B2 JP 2654805B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- tungsten silicide
- silicon dioxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の金属電極・配線の改良に関し、 気相成長法を使用して形成されたタングステンシリサ
イド層とその下地をなす二酸化シリコン層との密着性が
良好であり、上記のタングステンシリサイド層と上記の
二酸化シリコン層の下地をなす活性シリコン層とのコン
タクト特性が向上し、しかも膜厚の増大の少ない半導体
装置の金属電極・配線を提供することを目的とし、 二酸化シリコン層と気相成長法を使用して形成された
タングステンシリサイド層との積層体を有する半導体装
置において、前記二酸化シリコン層とタングステンシリ
サイド層との間に厚さが約10〜50Åで極めて薄いノンド
ープのシリコン層を介在させるように構成する。
イド層とその下地をなす二酸化シリコン層との密着性が
良好であり、上記のタングステンシリサイド層と上記の
二酸化シリコン層の下地をなす活性シリコン層とのコン
タクト特性が向上し、しかも膜厚の増大の少ない半導体
装置の金属電極・配線を提供することを目的とし、 二酸化シリコン層と気相成長法を使用して形成された
タングステンシリサイド層との積層体を有する半導体装
置において、前記二酸化シリコン層とタングステンシリ
サイド層との間に厚さが約10〜50Åで極めて薄いノンド
ープのシリコン層を介在させるように構成する。
本発明は、半導体装置の金属電極・配線の改良に関す
る。特に、気相成長法を使用して形成されたタングステ
ンシリサイド層とその下地をなす二酸化シリコン層との
密着性が良好であり、しかも、上記のタングステンシリ
サイド層と上記の二酸化シリコン層の下地をなすシリコ
ン層とのコンタクト特性を向上する改良に関する。
る。特に、気相成長法を使用して形成されたタングステ
ンシリサイド層とその下地をなす二酸化シリコン層との
密着性が良好であり、しかも、上記のタングステンシリ
サイド層と上記の二酸化シリコン層の下地をなすシリコ
ン層とのコンタクト特性を向上する改良に関する。
第５図参照 半導体装置の構成要素に金属電極・配線がある。かゝ
る金属電極・配線は、半導体装置素子本体をなすシリコ
ン活性層３上に形成された二酸化シリコン層２の一部に
コンタクト用開口が形成されており、このコンタクト用
開口上に、コンタクト用開口と接触するバリヤ層５を介
して金属層１が二酸化シリコン層２上に延在している構
造が一般的である。
る金属電極・配線は、半導体装置素子本体をなすシリコ
ン活性層３上に形成された二酸化シリコン層２の一部に
コンタクト用開口が形成されており、このコンタクト用
開口上に、コンタクト用開口と接触するバリヤ層５を介
して金属層１が二酸化シリコン層２上に延在している構
造が一般的である。
かゝる金属電極・配線に求められる機能は、活性層を
なすシリコン層とのコンタクト特性が良好であり、下地
をなす絶縁物層やカバー材をなす絶縁物層との密着性が
良好であり、耐熱性が良好であり、エッチング等におけ
る耐薬品性・耐熱性等が良好であることである。
なすシリコン層とのコンタクト特性が良好であり、下地
をなす絶縁物層やカバー材をなす絶縁物層との密着性が
良好であり、耐熱性が良好であり、エッチング等におけ
る耐薬品性・耐熱性等が良好であることである。
かゝる金属電極・配線の材料として気相成長法を使用
して形成されたタングステンシリサイドがすぐれている
ことが知られていたが、下地をなす二酸化シリコン層２
との密着性が悪いので、介在層（バリヤ層）として500
〜1,000Åという厚い多結晶シリコン層５が使用されて
いた。
して形成されたタングステンシリサイドがすぐれている
ことが知られていたが、下地をなす二酸化シリコン層２
との密着性が悪いので、介在層（バリヤ層）として500
〜1,000Åという厚い多結晶シリコン層５が使用されて
いた。
上記の手法は、密着性の解決にはなるが、抵抗増大と
いう欠点をともなうので、この欠点を排除するため多結
晶シリコン層５は高不純物濃度にドープされている。
いう欠点をともなうので、この欠点を排除するため多結
晶シリコン層５は高不純物濃度にドープされている。
しかし、その副作用として、多結晶シリコン層５にド
ープされた不純物が加熱工程においてタングステンシリ
サイド層１中に拡散して減少し、タングステンシリサイ
ド層１と多結晶シリコン層５との間の接触抵抗が増大す
るという現象が発生する。この外、厚い多結晶シリコン
層を形成したり、不純物をドープするための工程の増加
や、多結晶シリコン層を含む金属電極・配線のトータル
膜厚の増大という欠点をともなうことはいうまでもな
い。
ープされた不純物が加熱工程においてタングステンシリ
サイド層１中に拡散して減少し、タングステンシリサイ
ド層１と多結晶シリコン層５との間の接触抵抗が増大す
るという現象が発生する。この外、厚い多結晶シリコン
層を形成したり、不純物をドープするための工程の増加
や、多結晶シリコン層を含む金属電極・配線のトータル
膜厚の増大という欠点をともなうことはいうまでもな
い。
本発明の目的は、これらの欠点を解消することにあ
り、気相成長法を使用して形成されたタングステンシリ
サイド層とその下地をなす二酸化シリコン層との密着性
が良好であり、上記のタングステンシリサイド層と上記
の二酸化シリコン層の下地をなす活性シリコン層とのコ
ンタクト特性が向上し、しかも膜厚の増大の少ない半導
体装置の金属電極・配線を提供することにある。
り、気相成長法を使用して形成されたタングステンシリ
サイド層とその下地をなす二酸化シリコン層との密着性
が良好であり、上記のタングステンシリサイド層と上記
の二酸化シリコン層の下地をなす活性シリコン層とのコ
ンタクト特性が向上し、しかも膜厚の増大の少ない半導
体装置の金属電極・配線を提供することにある。
上記の目的は、二酸化シリコン層（２）と気相成長法
を使用して形成されたタングステンシリサイド層（１）
との積層体を有する半導体装置において、前記二酸化シ
リコン層（２）とタングステンシリサイド層（１）との
間に、厚さが約10〜50Åで極めて薄いノンドープのシリ
コン層（４）を介在させることによって達成される。
を使用して形成されたタングステンシリサイド層（１）
との積層体を有する半導体装置において、前記二酸化シ
リコン層（２）とタングステンシリサイド層（１）との
間に、厚さが約10〜50Åで極めて薄いノンドープのシリ
コン層（４）を介在させることによって達成される。
本来10〜50Åの薄いシリコン層を形成することは容易
ではなく、また、このように薄いシリコン層をもってし
てはタングステンシリサイド層と二酸化シリコン層との
密着性の補強に十分であるとは考えられなかったが、再
三の実験の結果、思いがけず顕著な効果があることが確
認された。
ではなく、また、このように薄いシリコン層をもってし
てはタングステンシリサイド層と二酸化シリコン層との
密着性の補強に十分であるとは考えられなかったが、再
三の実験の結果、思いがけず顕著な効果があることが確
認された。
以下、図面を参照しつゝ、本発明の一実施例に係る半
導体装置について説明する。
導体装置について説明する。
第２図参照 ｐ型シリコン基板６にLOCOS法を使用して選択的にフ
ィールド絶縁膜10を形成し、ヒ素等をドーズ量を４×10
5〜８×105/cm2としてイオン注入して拡散層３を形成す
る。
ィールド絶縁膜10を形成し、ヒ素等をドーズ量を４×10
5〜８×105/cm2としてイオン注入して拡散層３を形成す
る。
第３図参照 CVD法を使用して二酸化シリコン層２を形成し、フォ
トリソグラフィー法を使用してコンタクト用開口８を形
成する。
トリソグラフィー法を使用してコンタクト用開口８を形
成する。
第４図参照 フッ酸等を使用して前処理をなした後、CVD法を使用
して多結晶シリコン層４を約50Å厚に形成し、その上に
CVD法を使用してタングステンシリサイド層１を約2,000
Å厚に形成し、フォトリソグラフィー法を使用してパタ
ーニングし電極・配線を形成する。
して多結晶シリコン層４を約50Å厚に形成し、その上に
CVD法を使用してタングステンシリサイド層１を約2,000
Å厚に形成し、フォトリソグラフィー法を使用してパタ
ーニングし電極・配線を形成する。
第１図参照 CVD法を使用して二酸化シリコン絶縁膜７を形成し、
フォトリソグラフィー法を使用して電極引き出し用開口
９を形成した後全面にアルミニウム膜を形成し、これを
パターニングして電極11を形成する。
フォトリソグラフィー法を使用して電極引き出し用開口
９を形成した後全面にアルミニウム膜を形成し、これを
パターニングして電極11を形成する。
なお、上記の多結晶シリコンに代えて、スパッタ法を
使用して形成されたシリコンまたはリフラクトリメタル
シリサイドを使用してもよい。また、コンタクト抵抗に
更に低減するため、CVD法を使用してタングステンシリ
サイド層を形成した後に、イオン注入工程を加える場合
もある。この場合のイオン注入は、タングステンシリサ
イド層と活性シリコン層との界面に対してのみ行えばよ
いので、厚いシリコン層を有する従来構造に比ベイオン
注入量は少くてすむ。
使用して形成されたシリコンまたはリフラクトリメタル
シリサイドを使用してもよい。また、コンタクト抵抗に
更に低減するため、CVD法を使用してタングステンシリ
サイド層を形成した後に、イオン注入工程を加える場合
もある。この場合のイオン注入は、タングステンシリサ
イド層と活性シリコン層との界面に対してのみ行えばよ
いので、厚いシリコン層を有する従来構造に比ベイオン
注入量は少くてすむ。
以上説明せるとおり、本発明に係る半導体装置の金属
電極・配線においては、二酸化シリコン層とタングステ
ンシリサイド層との間に、厚さが10〜50Å程度と極めて
薄いシリコン層が形成されているので、タングステンシ
リサイド層とその下地をなす二酸化シリコン層との密着
性が良好となり、タングステンシリサイド層と二酸化シ
リコン層の下地をなす活性シリコン層とのコンタクト特
性が向上し、しかも、シリコン層が薄いのでシリコン層
を含む金属電極・配線のトータル膜厚は薄くなる。
電極・配線においては、二酸化シリコン層とタングステ
ンシリサイド層との間に、厚さが10〜50Å程度と極めて
薄いシリコン層が形成されているので、タングステンシ
リサイド層とその下地をなす二酸化シリコン層との密着
性が良好となり、タングステンシリサイド層と二酸化シ
リコン層の下地をなす活性シリコン層とのコンタクト特
性が向上し、しかも、シリコン層が薄いのでシリコン層
を含む金属電極・配線のトータル膜厚は薄くなる。
第１図は、本発明の一実施例に係る半導体装置の断面図
である。 第２〜４図は、本発明の一実施例に係る半導体装置の工
程図である。 第５図は、従来技術に係る半導体装置の断面図である。 １……タングステンシリサイド層、 ２……二酸化シリコン層、 ３……拡散層、 ４……シリコン層、 ５……多結晶シリコン層、 ６……ｐ型シリコン基板、 ７……二酸化シリコン絶縁膜、 ８……コンタクト用開口、 ９……電極引き出し用開口、 10……フィールド絶縁膜、 11……電極。
である。 第２〜４図は、本発明の一実施例に係る半導体装置の工
程図である。 第５図は、従来技術に係る半導体装置の断面図である。 １……タングステンシリサイド層、 ２……二酸化シリコン層、 ３……拡散層、 ４……シリコン層、 ５……多結晶シリコン層、 ６……ｐ型シリコン基板、 ７……二酸化シリコン絶縁膜、 ８……コンタクト用開口、 ９……電極引き出し用開口、 10……フィールド絶縁膜、 11……電極。
フロントページの続き (56)参考文献 特開 昭54−88783（ＪＰ，Ａ) 特開 昭60−15970（ＪＰ，Ａ)
Claims (1)
- 【請求項１】シリコン層上に形成された二酸化シリコン
層に設けられたコンタクト穴を介して、前記シリコン層
に接触して気相成長法を使用して形成されたタングステ
ンシリサイド層よりなる電極・配線を有する半導体装置
において、 前記二酸化シリコン層と前記タングステンシリサイド層
との間に、約10〜50Å厚のノンドープシリコン層が介在
してなる ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123300A JP2654805B2 (ja) | 1988-05-20 | 1988-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123300A JP2654805B2 (ja) | 1988-05-20 | 1988-05-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01292842A JPH01292842A (ja) | 1989-11-27 |
| JP2654805B2 true JP2654805B2 (ja) | 1997-09-17 |
Family
ID=14857127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123300A Expired - Fee Related JP2654805B2 (ja) | 1988-05-20 | 1988-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654805B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS6015970A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-05-20 JP JP63123300A patent/JP2654805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01292842A (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631188A (en) | Low voltage coefficient polysilicon capacitor | |
| US7781767B2 (en) | Thin film transistor substrate and display device | |
| JPH051623B2 (ja) | ||
| JP2001320045A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2654805B2 (ja) | 半導体装置 | |
| US6011289A (en) | Metal oxide stack for flash memory application | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| JPH0346980B2 (ja) | ||
| JP2558124B2 (ja) | 半導体装置の製造方法 | |
| JPH061774B2 (ja) | 半導体装置 | |
| JPS6292470A (ja) | 半導体装置 | |
| JP2508156B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0564469B2 (ja) | ||
| JPS61111573A (ja) | 半導体装置 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JPS61174745A (ja) | 半導体装置の製造方法 | |
| JPH0464470B2 (ja) | ||
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| JPH05136398A (ja) | 半導体装置の製造方法 | |
| JPS6088474A (ja) | 半導体装置 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JP2661297B2 (ja) | 半導体集積回路装置 | |
| JP2532392B2 (ja) | 半導体装置の製造方法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPH0616555B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |