JPH03166728A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03166728A JPH03166728A JP30731689A JP30731689A JPH03166728A JP H03166728 A JPH03166728 A JP H03166728A JP 30731689 A JP30731689 A JP 30731689A JP 30731689 A JP30731689 A JP 30731689A JP H03166728 A JPH03166728 A JP H03166728A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- high melting
- film
- conductive substance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000126 substance Substances 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置における異層でかつ不純物および
不純物濃度の少なくとも一方が異なる２（３） Ｑ） （１） 層の多結晶シリコン膜を接続する構造に関する。
不純物濃度の少なくとも一方が異なる２（３） Ｑ） （１） 層の多結晶シリコン膜を接続する構造に関する。
従来の技術
従来の半導体装置を第２図（ａ）〜（ｄ）に示す断面図
に基づき説明する。まず、第２図（ａ）に示すように半
導体基板１１の一主面上に第１層間絶縁膜１２を介して
第１多結晶シリコン膜１３を形威し、つぎに同（ｂ）に
示すようにシリコン酸化膜等により第２層間絶縁膜１４
を形威し、つぎに同（Ｃ）に示すようにフォトエッチン
グにより接続孔１５を形威し、最後に同（ｄ）に示すよ
うに第２多結晶シリコン膜１７を形成して第２層間絶縁
１１Ｉ １ ４の前記接続孔１５を介して第１多結晶シ
リコン膜１３に接続していた。
に基づき説明する。まず、第２図（ａ）に示すように半
導体基板１１の一主面上に第１層間絶縁膜１２を介して
第１多結晶シリコン膜１３を形威し、つぎに同（ｂ）に
示すようにシリコン酸化膜等により第２層間絶縁膜１４
を形威し、つぎに同（Ｃ）に示すようにフォトエッチン
グにより接続孔１５を形威し、最後に同（ｄ）に示すよ
うに第２多結晶シリコン膜１７を形成して第２層間絶縁
１１Ｉ １ ４の前記接続孔１５を介して第１多結晶シ
リコン膜１３に接続していた。
発明が解決しようとする課題
上記従来の製造方法によると、第１多結晶シリコン膜１
３と第２多結晶シリコン膜１７が接続孔１５で直接接触
しているため、第１多結晶シリコン膜１３と第２多結晶
シリコン膜１７とで含有している不純物または不純物濃
度が異なる場合、熱処理等により不純物が相互に拡散し
、第１および第２多結晶シリコン膜１３．１７の抵抗値
が変動するという課題があった。
３と第２多結晶シリコン膜１７が接続孔１５で直接接触
しているため、第１多結晶シリコン膜１３と第２多結晶
シリコン膜１７とで含有している不純物または不純物濃
度が異なる場合、熱処理等により不純物が相互に拡散し
、第１および第２多結晶シリコン膜１３．１７の抵抗値
が変動するという課題があった。
本発明はこのような課題を解決するものであり、第１お
よび第２多結晶シリコン膜の抵抗値を最初の値に保ち、
変動しないようにした半導体装置を提供することを目的
とするものである。
よび第２多結晶シリコン膜の抵抗値を最初の値に保ち、
変動しないようにした半導体装置を提供することを目的
とするものである。
課題を解決するための手段
上記課題を解決するために、本発明は第１多結晶シリコ
ン膜と第２多結晶シリコン膜を・直接接触させるのでは
なく、高融点金属，高融点金属シリサイド等の導電性物
質を介して接続させるようにしたものである。
ン膜と第２多結晶シリコン膜を・直接接触させるのでは
なく、高融点金属，高融点金属シリサイド等の導電性物
質を介して接続させるようにしたものである。
作用
第１多結晶シリコン膜と第２多結晶シリコン膜を高融点
金属，高融点金属シリサイド等の導電性物質を介して接
続する構造とすることで、熱処理等を行なった場合、Ｐ
型不純物は導電性物質によりトラップされ、Ｎ型不純物
はもとの多結晶シリコン側にとどまる。このことにより
第１多結晶シリコン膜および第２多結晶シリコン膜の抵
抗制御が容易となる。
金属，高融点金属シリサイド等の導電性物質を介して接
続する構造とすることで、熱処理等を行なった場合、Ｐ
型不純物は導電性物質によりトラップされ、Ｎ型不純物
はもとの多結晶シリコン側にとどまる。このことにより
第１多結晶シリコン膜および第２多結晶シリコン膜の抵
抗制御が容易となる。
実施例
本発明の一実施例を第１図（ａ）〜（ｅ）に示す断面図
を用いて説明する。
を用いて説明する。
第１図（ａ）はシリコン基板等の半導体基板１上にシリ
コン酸化膜等の第１絶縁膜２を介してリンをＩ Ｘ １
０”ｃ＋ｍ−３含有した第１多結晶シリコン膜３を形
成し、フォトエッチングにより配線パターンとした図で
ある。
コン酸化膜等の第１絶縁膜２を介してリンをＩ Ｘ １
０”ｃ＋ｍ−３含有した第１多結晶シリコン膜３を形
成し、フォトエッチングにより配線パターンとした図で
ある。
同（ｂ）は、前記第１多結晶シリコン膜３のパターンを
シリコン酸化膜等による第２絶縁膜４で被った段階であ
る。そして同（Ｃ）は、第２絶縁膜４にフォトエッチン
グにより接続孔５を形成し、続いて同（ｄ）は高融点金
属６として例えば六フッ化タングステンガスを水素で還
元し、接続孔部分にタングステンを選択的に形成したと
ころである。また同（ｅ）は、例えばリンをＩ Ｘ １
０ Ｉ８ａｔａ−３含有した第２多結晶シリコン膜７
を形成し、フォトエッチングにより配線パターンを形成
したところである。
シリコン酸化膜等による第２絶縁膜４で被った段階であ
る。そして同（Ｃ）は、第２絶縁膜４にフォトエッチン
グにより接続孔５を形成し、続いて同（ｄ）は高融点金
属６として例えば六フッ化タングステンガスを水素で還
元し、接続孔部分にタングステンを選択的に形成したと
ころである。また同（ｅ）は、例えばリンをＩ Ｘ １
０ Ｉ８ａｔａ−３含有した第２多結晶シリコン膜７
を形成し、フォトエッチングにより配線パターンを形成
したところである。
また本実施例では、高融点金属としてタングステンを用
いたが、その他、高融点金属シリサイドでも同様であり
、高融点導電性物質であればよい。
いたが、その他、高融点金属シリサイドでも同様であり
、高融点導電性物質であればよい。
発明の効果
以上、本発明の半導体装置の構造によれば、第１および
第２多結晶シリコン膜の抵抗制御が容易となり、抵抗変
化による電流量の不安定がなくなり、半導体装置の歩留
り低下を防ぎ、安定した品質とすることができる。特に
、第１，第２多結晶シリコン膜間の不純物が異なる場合
、不純物濃度差が大きい場合に効果が大きい。
第２多結晶シリコン膜の抵抗制御が容易となり、抵抗変
化による電流量の不安定がなくなり、半導体装置の歩留
り低下を防ぎ、安定した品質とすることができる。特に
、第１，第２多結晶シリコン膜間の不純物が異なる場合
、不純物濃度差が大きい場合に効果が大きい。
第１図は本発明による一実施例を示す半導体装置の断面
図、第２図は従来の半導体装置の断面図である。 ｌ・・・・・・半導体基板、２・・・・・・第ｌ絶縁膜
、３・・・・・・第１多結晶シリコン膜、４・・・・・
・第２絶縁膜、５・・・・・・接続孔、６・・・・・・
導電性物質、７・・・・・・第２多結晶シリコン膜。
図、第２図は従来の半導体装置の断面図である。 ｌ・・・・・・半導体基板、２・・・・・・第ｌ絶縁膜
、３・・・・・・第１多結晶シリコン膜、４・・・・・
・第２絶縁膜、５・・・・・・接続孔、６・・・・・・
導電性物質、７・・・・・・第２多結晶シリコン膜。
Claims (3)
- （１）半導体基板の一主面上に第１絶縁膜と第１多結晶
シリコン膜と第２絶縁膜と前記第１多結晶シリコン膜と
は不純物および不純物濃度の少なくとも一方が異なる第
２多結晶シリコン膜とが順次積層され、かつ前記第１多
結晶シリコン膜と第２多結晶シリコン膜とは前記第２絶
縁膜に形成された接続孔中の導電性物質により接続され
ている半導体装置。 - （２）導電性物質が高融点金属である請求項１記載の半
導体装置。 - （３）導電性物質が高融点金属シリサイドである請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30731689A JPH03166728A (ja) | 1989-11-27 | 1989-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30731689A JPH03166728A (ja) | 1989-11-27 | 1989-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03166728A true JPH03166728A (ja) | 1991-07-18 |
Family
ID=17967680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30731689A Pending JPH03166728A (ja) | 1989-11-27 | 1989-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03166728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136692A (en) * | 1997-02-20 | 2000-10-24 | Nec Corporation | Method for forming metal plug electrode in semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117257A (en) * | 1981-01-13 | 1982-07-21 | Nec Corp | Semiconductor device |
| JPS60130155A (ja) * | 1983-12-17 | 1985-07-11 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-11-27 JP JP30731689A patent/JPH03166728A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117257A (en) * | 1981-01-13 | 1982-07-21 | Nec Corp | Semiconductor device |
| JPS60130155A (ja) * | 1983-12-17 | 1985-07-11 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136692A (en) * | 1997-02-20 | 2000-10-24 | Nec Corporation | Method for forming metal plug electrode in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JP3124473B2 (ja) | 半導体装置とその製造方法 | |
| JPH0614532B2 (ja) | 多結晶半導体材料中に抵抗体を形成する方法 | |
| US4385433A (en) | Method of forming metal silicide interconnection electrodes in I2 L-semiconductor devices | |
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS61164241A (ja) | 半導体装置 | |
| JPH03166728A (ja) | 半導体装置 | |
| JP2570263B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09260588A (ja) | 半導体装置 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JP2511023B2 (ja) | 双方向性サイリスタ | |
| JPS61111573A (ja) | 半導体装置 | |
| JPS5814750B2 (ja) | 半導体装置の製造方法 | |
| JPH03211734A (ja) | 半導体装置 | |
| JPH03209818A (ja) | 半導体装置 | |
| JPS59201462A (ja) | 半導体装置 | |
| JP2515042B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JPS63133563A (ja) | 半導体装置 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPS61159750A (ja) | 半導体装置及びその製造方法 | |
| JPH0482220A (ja) | 半導体装置の製造方法 | |
| JPH01259557A (ja) | 半導体装置の製造方法 | |
| JPH01283953A (ja) | 半導体装置 |