JPS61268064A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61268064A JPS61268064A JP11071685A JP11071685A JPS61268064A JP S61268064 A JPS61268064 A JP S61268064A JP 11071685 A JP11071685 A JP 11071685A JP 11071685 A JP11071685 A JP 11071685A JP S61268064 A JPS61268064 A JP S61268064A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- polycrystalline silicon
- region
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract 2
- 239000007788 liquid Substances 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は局所的に浅い不純物を有する半導体装置の製造
方法に関する０ 上記のような浅い不純物領域を必要とする装置はトラン
ジスタに限らないが、特に超高周波用トランジスタで厳
しく要求されるから、以下このトランジスタを例として
説明する０ 半導体基板に形成されたベース領域内に浅いエミッタ領
域ｔつくる際には、基板上に形成さｎた熱酸化膜に窓あ
けして直接に不純物拡散を行なう通常の方法でなく、多
結晶シリコン層を介して間接的に拡散を行なう場合が多
い０この製造の利点は、（１）多結晶シリコン層が基板
との間に介在するから不純物の拡散距離が実効的に長く
なるため、基板内に浅い不純物層をつくり、シかもその
制御が容易になることと、（２）アルミニウムの配線を
エミッタ電極上に行なうとき直接にシリコン基板と接し
ないから、基板はアルミニウムと合金をつくらず、アロ
イスパイクによるエミッタ・ペース短絡が生じないこと
である。
方法に関する０ 上記のような浅い不純物領域を必要とする装置はトラン
ジスタに限らないが、特に超高周波用トランジスタで厳
しく要求されるから、以下このトランジスタを例として
説明する０ 半導体基板に形成されたベース領域内に浅いエミッタ領
域ｔつくる際には、基板上に形成さｎた熱酸化膜に窓あ
けして直接に不純物拡散を行なう通常の方法でなく、多
結晶シリコン層を介して間接的に拡散を行なう場合が多
い０この製造の利点は、（１）多結晶シリコン層が基板
との間に介在するから不純物の拡散距離が実効的に長く
なるため、基板内に浅い不純物層をつくり、シかもその
制御が容易になることと、（２）アルミニウムの配線を
エミッタ電極上に行なうとき直接にシリコン基板と接し
ないから、基板はアルミニウムと合金をつくらず、アロ
イスパイクによるエミッタ・ペース短絡が生じないこと
である。
この方法はトランジスタのエミッタ拡散についてのみみ
ｎば他めて有利であるが、ペース拡散は、エミッタ働コ
レクタとは不純物の種類を異にするからペース領域の形
成・コンタクト窓開口に問題が生ずる。
ｎば他めて有利であるが、ペース拡散は、エミッタ働コ
レクタとは不純物の種類を異にするからペース領域の形
成・コンタクト窓開口に問題が生ずる。
従来の方法による製作工程の概略を第２図によって工程
順に説明し問題点を指摘する０（ａ）の段階では不純物
熱拡散により形成されたｐ形ペース領域Ｂ’ｔ−持つｎ
形半導体基板１が熱酸化による酸化膜２によシ覆われて
いる０伽）の段階でそれぞｎコレクタ・エミッタ電極用
の窓３ ａ ＃ ３ｂが酸化層にあけらｎ１次の（ｅ）
の段階は多結晶シリコン層４を全面に形成し、更にイオ
ン打ち込み法により不純物原子砒素を該多結晶シリコン
層４ｔ−全面に打ち込み・アニールすることによりｎ形
コレクターエミッタ領域を形成し多結晶シリコンコレク
タ・エミッタ電極部を形成する。次いで（ｄ）ペース電
極用の窓が酸化層にあけらｎ周知の方法でアルミ配線５
ｔ−行なう。
順に説明し問題点を指摘する０（ａ）の段階では不純物
熱拡散により形成されたｐ形ペース領域Ｂ’ｔ−持つｎ
形半導体基板１が熱酸化による酸化膜２によシ覆われて
いる０伽）の段階でそれぞｎコレクタ・エミッタ電極用
の窓３ ａ ＃ ３ｂが酸化層にあけらｎ１次の（ｅ）
の段階は多結晶シリコン層４を全面に形成し、更にイオ
ン打ち込み法により不純物原子砒素を該多結晶シリコン
層４ｔ−全面に打ち込み・アニールすることによりｎ形
コレクターエミッタ領域を形成し多結晶シリコンコレク
タ・エミッタ電極部を形成する。次いで（ｄ）ペース電
極用の窓が酸化層にあけらｎ周知の方法でアルミ配線５
ｔ−行なう。
上記した製作工程ではエミッタ領域作成では全く問題な
く、浅いエミッタ接合を作ることが出来る。コレクタ電
極もｎ＋の高Ｓ度でコンタクトの点でも問題ない。しか
し、ｐ形ペース領域に対するペース電極コンタクトでは
アルミ配線−多結晶シリコン基板の構造になっていない
ためペース電極コンタクトの段形状によって図−２（ｅ
）に示した５ａの部分で所謂断線が生じる。これは、配
線に使用されるアルミニウムの段部での被覆性が悪いで
あり （ａ３の工程で形成さｎる酸化膜２の膜厚に依存
し該酸化膜々厚が厚くなｎばなるほどベース電極コンタ
クト部分では段差が大きくなり該アルミ配線の被覆性が
悪化し断線を生じる。一方、薄いと段差が小さいとので
断線の不具合は無くなるが、酸化膜々厚が薄いためピン
ホール等によるアルミ配＃５と半導体基板がシ冒−トと
なる不具合を生じる。
く、浅いエミッタ接合を作ることが出来る。コレクタ電
極もｎ＋の高Ｓ度でコンタクトの点でも問題ない。しか
し、ｐ形ペース領域に対するペース電極コンタクトでは
アルミ配線−多結晶シリコン基板の構造になっていない
ためペース電極コンタクトの段形状によって図−２（ｅ
）に示した５ａの部分で所謂断線が生じる。これは、配
線に使用されるアルミニウムの段部での被覆性が悪いで
あり （ａ３の工程で形成さｎる酸化膜２の膜厚に依存
し該酸化膜々厚が厚くなｎばなるほどベース電極コンタ
クト部分では段差が大きくなり該アルミ配線の被覆性が
悪化し断線を生じる。一方、薄いと段差が小さいとので
断線の不具合は無くなるが、酸化膜々厚が薄いためピン
ホール等によるアルミ配＃５と半導体基板がシ冒−トと
なる不具合を生じる。
超高周波トランジスタの電気的性能社、浅いエミッタ接
合により優れた特性を得るが、アルミ配線５が、ペース
電極コンタクト部分での断線及びピンホールによる半導
体基板とシ１−トと言った品質・信頼性上の問題又、歩
留まりの低下金きたす欠点があった。
合により優れた特性を得るが、アルミ配線５が、ペース
電極コンタクト部分での断線及びピンホールによる半導
体基板とシ１−トと言った品質・信頼性上の問題又、歩
留まりの低下金きたす欠点があった。
本発明の目的は、上記の欠点を除去し、工程を何等複雑
とせず、しかも高品質・高歩留まりが得られる製造方法
を提供する事にある。
とせず、しかも高品質・高歩留まりが得られる製造方法
を提供する事にある。
本発明は、厳密な接合距離などを要求する領域もしくは
電極には多結晶シリコン層をとうしての拡散を行なうが
、拡散に先立ち多結晶シリコン層を所望のパターンに形
成し、次いでイオン打ち込み法により不純物原子を打ち
込み拡散することにより多結晶シリコン層拡散領域以外
の酸化層に傾斜が付いた窓を開口することｔ−特徴とす
る。
電極には多結晶シリコン層をとうしての拡散を行なうが
、拡散に先立ち多結晶シリコン層を所望のパターンに形
成し、次いでイオン打ち込み法により不純物原子を打ち
込み拡散することにより多結晶シリコン層拡散領域以外
の酸化層に傾斜が付いた窓を開口することｔ−特徴とす
る。
以下１本発明の実施例′ｆＩ：肉面を参照して詳しく説
明する。
明する。
第１図が一実施例で第２図の工程と対照しである。葎）
の段階ではｐ形ベース領域Ｂをもつ銭形半導体基板１上
に酸化膜層２があシ、第２図の場合と全く同じである。
の段階ではｐ形ベース領域Ｂをもつ銭形半導体基板１上
に酸化膜層２があシ、第２図の場合と全く同じである。
（ｂ）の段階も第２因の場合と全く同じである。次の（
ｅ）の段階では、多結晶シリコン層４ｔ−全面に形成し
５本発明では先に該多結晶シリコン層４をフォトレジス
トをマスクにパターニングしコレクタ・エミッタ電極部
を形成する点で従来例と異なるｏしかる後前記コレクタ
・エミッタ電極部及び酸化膜層を含む全面にイオン打ち
込み法により不純物原子砒素を打ち込みアニールするこ
とに１５ｎ形コレクタ・エミッタ領域を形成する。次い
で（ｄ）の段階も第２図の場合と全く同様にして、ペー
ス電極用の窓が酸化層にあけられ周知の方法でアルミ配
線５ｔ−行なう・０以上の工程で生じたベース電極コン
タクト部分は、第１園（ｃ）のイオン打ち込−Ｖ−７ニ
ールによって酸化膜層表面の膜質は、変化し例えば弗酸
混合液でのエッチレートが速くなる。従って本来は、膜
質が同じ酸化膜層であったものが膜質の異なる相対的に
速いエッチレートを持つ上層酸化膜と遅いエッチレート
を持つ下層酸化膜の二層酸化膜構造となる。この様な二
層酸化膜構造は、例えば弗酸混合液でウェットエツチン
グすることによシ容易に傾斜が付けらｎるのでアルミ配
線の被覆性を改善することが可能となる。第１図（ｄ）
の５ａ部参照。従って断線等のない超高周波トランジス
タを高品質且つ高歩留シで製作することが出来る。
ｅ）の段階では、多結晶シリコン層４ｔ−全面に形成し
５本発明では先に該多結晶シリコン層４をフォトレジス
トをマスクにパターニングしコレクタ・エミッタ電極部
を形成する点で従来例と異なるｏしかる後前記コレクタ
・エミッタ電極部及び酸化膜層を含む全面にイオン打ち
込み法により不純物原子砒素を打ち込みアニールするこ
とに１５ｎ形コレクタ・エミッタ領域を形成する。次い
で（ｄ）の段階も第２図の場合と全く同様にして、ペー
ス電極用の窓が酸化層にあけられ周知の方法でアルミ配
線５ｔ−行なう・０以上の工程で生じたベース電極コン
タクト部分は、第１園（ｃ）のイオン打ち込−Ｖ−７ニ
ールによって酸化膜層表面の膜質は、変化し例えば弗酸
混合液でのエッチレートが速くなる。従って本来は、膜
質が同じ酸化膜層であったものが膜質の異なる相対的に
速いエッチレートを持つ上層酸化膜と遅いエッチレート
を持つ下層酸化膜の二層酸化膜構造となる。この様な二
層酸化膜構造は、例えば弗酸混合液でウェットエツチン
グすることによシ容易に傾斜が付けらｎるのでアルミ配
線の被覆性を改善することが可能となる。第１図（ｄ）
の５ａ部参照。従って断線等のない超高周波トランジス
タを高品質且つ高歩留シで製作することが出来る。
第１図（ｅ）は、酸化層にあけらｎるベース電極用の窓
がウェットエツチングとドライエツチングの組み合わせ
により行なわｎた場合の断面形状を示したものである。
がウェットエツチングとドライエツチングの組み合わせ
により行なわｎた場合の断面形状を示したものである。
この場合コンタクトサイズの制御性が良く且つ傾斜を持
った形状となるので第１図（ｄ）に示したウェットエッ
チだけの場合よシも優ｎている。
った形状となるので第１図（ｄ）に示したウェットエッ
チだけの場合よシも優ｎている。
以上詳記したように、多結晶シリコンをとうして局所的
に浅い不純物領域全作成する半導体装置の製造法におい
て、本発明によｎば工程を何等複雑トせずベース電極コ
ンタクトに傾斜が付けらｎるのでアルミ配線の被覆性が
改善さ詐るので高品質・高歩留まりを得ることが出来る
。
に浅い不純物領域全作成する半導体装置の製造法におい
て、本発明によｎば工程を何等複雑トせずベース電極コ
ンタクトに傾斜が付けらｎるのでアルミ配線の被覆性が
改善さ詐るので高品質・高歩留まりを得ることが出来る
。
第１図は本発明の一実施例を示す断面図を、第２図は従
来の製造方法を示す断面図である。 ｌ・・・・・・半導体基板、２・・・用酸化膜層、３ａ
〜３ｂ・・・・・・酸化膜層窓％４・・・・・・多結晶
シリコン層、５・・・・・・アルミニウム配線。 代理人 弁理士 円 原 １．５うｈ＋− 第１凶 ８２図
来の製造方法を示す断面図である。 ｌ・・・・・・半導体基板、２・・・用酸化膜層、３ａ
〜３ｂ・・・・・・酸化膜層窓％４・・・・・・多結晶
シリコン層、５・・・・・・アルミニウム配線。 代理人 弁理士 円 原 １．５うｈ＋− 第１凶 ８２図
Claims (1)
- 【特許請求の範囲】 １、多結晶シリコン膜を通して不純物拡散をなし基板と
導電型を異にする領域を少なくともその一部として有す
る半導体装置の製造において、基板表面は基板内への拡
散を行なう領域及びその他の領域からなり、前者では、
前記拡散領域部分のみに多結晶シリコン層を形成する工
程を、後者では、前記拡散領域の多結晶シリコン膜を覆
う部分にのみに耐酸化性物質を付着せしめ酸化し、拡散
領域以外の多結晶シリコン膜をシリコン酸化層に変換せ
しめた後、前記拡散領域部分及び該拡散領域部分以外を
含む全領域にイオン打ち込み法により不純物原子を打ち
込み、アニールする工程と前記工程後、拡散領域以外の
前記シリコン酸化層の所定の位置に傾斜が付いた窓を開
口する工程とを含むことを特徴とする半導体装置の製造
方法。 ２、前記シリコン酸化層の所定の位置にウェットエッチ
ング法とドライエッチング法の組み合わせにより二つの
傾斜部が付いた窓を開口する工程を含むことを特徴とす
る特許請求の範囲第一項に記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11071685A JPS61268064A (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11071685A JPS61268064A (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61268064A true JPS61268064A (ja) | 1986-11-27 |
Family
ID=14542666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11071685A Pending JPS61268064A (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61268064A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376233A (en) * | 1992-02-10 | 1994-12-27 | Texas Instruments Incorporated | Method for selectively etching oxides |
| CN108091568A (zh) * | 2017-12-25 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 高频三极管及其制作方法 |
-
1985
- 1985-05-23 JP JP11071685A patent/JPS61268064A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376233A (en) * | 1992-02-10 | 1994-12-27 | Texas Instruments Incorporated | Method for selectively etching oxides |
| CN108091568A (zh) * | 2017-12-25 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 高频三极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| US6222250B1 (en) | Bipolar transistor device and method for manufacturing the same | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS61268064A (ja) | 半導体装置の製造方法 | |
| JPH0371772B2 (ja) | ||
| US4343078A (en) | IGFET Forming method | |
| JPS641064B2 (ja) | ||
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60130163A (ja) | 半導体集積回路 | |
| JPH0523495B2 (ja) | ||
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0318738B2 (ja) | ||
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPS58102559A (ja) | 半導体装置およびその製造方法 | |
| JPS6038873A (ja) | 半導体装置の製造方法 | |
| JPH0831842A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH06224310A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPS6119168A (ja) | トランジスタの製造方法 | |
| JPH0513564A (ja) | 半導体装置の製造方法 |