JPH07153832A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07153832A
JPH07153832A JP6228151A JP22815194A JPH07153832A JP H07153832 A JPH07153832 A JP H07153832A JP 6228151 A JP6228151 A JP 6228151A JP 22815194 A JP22815194 A JP 22815194A JP H07153832 A JPH07153832 A JP H07153832A
Authority
JP
Japan
Prior art keywords
auxiliary layer
semiconductor body
layer
etching mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6228151A
Other languages
English (en)
Other versions
JP3862294B2 (ja
Inventor
Armand Pruijmboom
プルエイムブーム アルマンド
Ronald Koster
コステル ロナルド
Cornelis E Timmering
ユースタティウス ティメリンク コルネリス
Ronald Dekker
デェッケル ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH07153832A publication Critical patent/JPH07153832A/ja
Application granted granted Critical
Publication of JP3862294B2 publication Critical patent/JP3862294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 導電体のパターンの形成により、導電体相互
の短絡が生じるのを防止する。 【構成】 絶縁材料１３が充填された溝１０，２４より
成るフィールド絶縁領域１４を有する半導体本体１を具
える半導体装置を製造するに当り、半導体本体１の表面
５上に設けた補助層６上に形成したエッチングマスク９
を用いて溝１０，２４を半導体本体内にエッチング形成
するものであり、補助層６は、溝を形成する前にエッチ
ングマスク９に隣接して位置する表面５の一部分１１か
ら除去するとともに溝を形成した後にエッチングマスク
９の下側に位置する表面５の縁部１２から除去する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁材料が充填された
溝より成るフィールド絶縁領域を有する半導体本体を具
える半導体装置を製造するに当り、前記の半導体本体の
表面上に設けた補助層上に形成したエッチングマスクを
用いて前記の溝を半導体中にエッチング形成し、前記の
補助層を前記のエッチングマスクに隣接して位置する表
面の一部分から且つ前記のエッチングマスクの下側に位
置する表面の縁部から除去し、絶縁材料の層を半導体本
体上に堆積し、この絶縁材料により前記の溝を充填する
とともに前記のエッチングマスクの下側に位置する前記
の表面の縁部を被覆し、その後半導体本体を処理してこ
の処理により材料を前記の補助層に至るまで前記の表面
に平行に除去し、次に補助層の残存部分を除去する半導
体装置の製造方法に関するものである。
【０００２】半導体本体の表面と平行に行なわれる材料
の除去は補助層に到達する瞬時に停止される為、エッチ
ングマスクの下側に位置する表面の縁部上に堆積された
絶縁材料は除去されない。したがって、形成されるフィ
ールド絶縁領域は当該フィールド絶縁領域により囲まれ
る半導体本体の能動領域の縁部上に延在する。これらの
フィールド絶縁領域は、６５０℃よりも高い温度での処
理を必要としない処理により設けることができる。従っ
て、半導体本体中に既に存在するドーピング分布はフィ
ールド絶縁領域（フィールド酸化物領域）を設けるこの
方法により影響を受けない。
【０００３】次に、フィールド絶縁領域により囲まれた
半導体本体の能動領域中に、ドーピングされた表面領域
を形成しうる。この場合、例えば、ドーピングされた半
導体材料の層を半導体本体上に堆積し、その後半導体本
体を熱処理し、これによりドーパントをこの半導体材料
の層から半導体本体中に拡散させる。この際能動領域の
縁部は絶縁材料のストリップにより被覆されている為、
この熱処理中ドーパントが能動領域の縁部中に不所望な
深さまで侵入するのが防止される。これにより、能動領
域中に既に存在するｐｎ接合が互いに連続しないように
する。
【０００４】
【従来の技術】特開昭６３−１８５０４３号公報には、
産業上の利用分野の欄の冒頭に記載した種類の方法が開
示されており、この場合、溝を半導体本体中にエッチン
グ形成する前に半導体本体に等方性エッチング処理を行
ない、その処理を、エッチングマスクに隣接して位置す
る表面の一部分とエッチングマスクの下側に位置する表
面の縁部との双方から補助層が除去されるまで継続して
いる。次に、半導体本体に異方性エッチング処理を行な
って半導体本体中に溝を形成している。
【０００５】このようにして形成されフィールド絶縁領
域により囲まれた能動領域上には導電体のパターンを被
着しうる。この場合、半導体本体に導電材料の層が被覆
され、次にこの層に、形成すべきパターンに対応するホ
トレジストマスクが設けられ、その後導電材料の層にパ
ターンがエッチング形成される。形成された導電体は特
にドーピングされた表面領域を相互接続する。しかし、
このようにして設けられた導電体のパターンには導電体
相互の短絡が生じるおそれがあるということを実際に確
かめた。
【０００６】
【発明が解決しようとする課題】本発明の目的は、特
に、絶縁材料で充填された溝より成るフィールド絶縁領
域を有する半導体本体を具え、これらの溝をフィールド
絶縁領域により囲まれた半導体本体の能動領域の縁部上
に延在させ、導電体のパターンの形成に際し前述したよ
うな導電体相互の短絡が生じるのを防止するようにした
半導体装置の製造方法を提供せんとするにある。
【０００７】
【課題を解決するための手段】本発明は、絶縁材料が充
填された溝より成るフィールド絶縁領域を有する半導体
本体を具える半導体装置を製造するに当り、前記の半導
体本体の表面上に設けた補助層上に形成したエッチング
マスクを用いて前記の溝を半導体中にエッチング形成
し、前記の補助層を前記のエッチングマスクに隣接して
位置する表面の一部分から且つ前記のエッチングマスク
の下側に位置する表面の縁部から除去し、絶縁材料の層
を半導体本体上に堆積し、この絶縁材料により前記の溝
を充填するとともに前記のエッチングマスクの下側に位
置する前記の表面の縁部を被覆し、その後半導体本体を
処理してこの処理により材料を前記の補助層に至るまで
前記の表面に平行に除去し、次に補助層の残存部分を除
去する半導体装置の製造方法において、前記の溝を半導
体本体中にエッチング形成する前に、前記のエッチング
マスクに隣接して位置する前記の表面の一部分から前記
の補助層を除去し、前記の溝を半導体本体中にエッチン
グ形成した後に、前記のエッチングマスクの下側に位置
する表面の縁部から前記の補助層を除去することを特徴
とする。
【０００８】本発明によれば、フィールド絶縁領域及び
能動領域上に延在する導電体のパターンにおける前述し
た導電体相互の短絡の発生を確実に防止しうる。
【０００９】本発明は以下の認識を基に成したものであ
る。既知の方法では、エッチングマスクに隣接して位置
する半導体本体の表面の一部分と、エッチングマスクの
下側に位置する半導体本体の表面の縁部との双方から補
助層が除去されるまでこの補助層を異方性エッチングし
ている。エッチング液又はエッチングプラズマのいずれ
かで達成しうるこのエッチング処理中、補助層はその上
側からエッチングされる。従って、このエッチング処理
中、補助層はエッチングマスクの下側で半導体本体の表
面と鋭角を成す形状となる。能動領域の縁部上に堆積さ
れるフィールド絶縁領域のストリップは溝を充填した後
に補助層に対接して位置する。従って、このストリップ
は補助層の残存部分を除去した後に能動領域上方の張出
し縁部を形成する。従って、前述したように導電体のパ
ターンを形成すると、導電体の細条がこの張出し縁部の
下側に形成され、これにより前述した導電体相互の短絡
を生ぜしめるおそれがある。本発明の方法では、補助層
の形状はエッチングマスクの下側で半導体本体の表面と
鋭角を成さない形状となる。これにより、前述した短絡
を生ぜしめるような導電体の細条の形成が確実に防止さ
れる。
【００１０】本発明による方法の好適例では、前記の補
助層を前記のエッチングマスクに隣接して位置する前記
の表面の一部分から異方性エッチングにより除去し、次
に前記の溝を異方性エッチングにより半導体本体中に形
成し、その後前記の補助層を前記のエッチングマスクの
下側に位置する前記の表面の縁部から等方性エッチング
により除去する。補助層を等方性エッチングする際、こ
の補助層はこの瞬時に露出しているこの補助層の平坦な
側面からエッチングされる為、その結果得られるこの補
助層の側面の形状は半導体本体の表面に対し垂直に向い
た形状となる。従って、能動領域の縁部上に堆積される
フィールド絶縁領域のストリップは補助層の残部を除去
した後に能動領域上でほぼまっすぐな側面の縁部とな
る。これにより、前述した短絡を生ぜしめるような導電
体の細条の形成が確実に防止される。更に、能動領域の
寸法は本例の方法のエッチングマスクの寸法と実質的に
同じとなる。
【００１１】本発明による方法の他の好適例では、前記
の補助層を前記のエッチングマスクに隣接して位置する
前記の表面の一部分から異方性エッチングにより除去
し、次に前記の溝を等方性エッチングにより半導体本体
中に形成し、その後前記の補助層を前記のエッチングマ
スクの下側に位置する前記の表面の縁部から等方性エッ
チングにより除去する。このようにしてエッチングした
溝は補助層の下側まで延在する。この場合、半導体本体
に等方性エッチング処理を行ない、これにより補助層の
ストリップをエッチングマスクの下側に位置する半導体
本体の表面の縁部から除去すると、補助層はエッチング
形成された溝側からで補助層の下側からエッチング除去
される。この場合実際には、補助層は、能動領域をマス
クとして用いてエッチングマスク側からもエッチング除
去される。従って、補助層の形状は半導体本体の表面と
鋭角を成す形状となり、フィールド絶縁領域は能動領域
上に位置し半導体本体の表面と鋭角を成す形状のストリ
ップを有するようになる。その結果、前述した短絡を生
ぜしめる導電体の細条の形成が実際上防止される。本例
では、能動領域の寸法はエッチングマスクの寸法よりも
小さくなる。従って、このことを、本例の方法により製
造する半導体装置の設計に当って考慮する必要がある。
【００１２】絶縁材料の層をほぼ平坦な表面を有する厚
さまで設け、その後エッチング処理を行なうことによ
り、エッチング形成された溝に絶縁材料を充填すること
ができる。この場合、絶縁材料の層は装置の表面に対し
実際上平行に延在する表面を有し、装置の表面に平行に
進行する材料の減少（除去）はエッチング処理により得
られる。より薄肉な絶縁材料の層を設ける場合には、こ
の層の表面はエッチング形成された溝の形状をほぼ追従
する。この場合、ホトレジスト層を絶縁材料の層上に、
実質的に平坦な表面を呈する厚さまで設けることができ
る。次にエッチング処理を行ない、これによりホトレジ
ストと絶縁材料とを実質上同じ速度でエッチングする
と、この場合も半導体本体の表面に平行に進行する材料
減少が得られる。好ましくは、絶縁材料の層の堆積後に
半導体本体に化学−機械的研摩処理を行ない、これによ
り絶縁材料とその下側のエッチングマスクとを前記の補
助層に至るまで半導体本体の表面に平行に除去する。化
学−機械的研摩処理を用いる場合、絶縁材料の層自体が
比較的平坦な表面を有しているか否かは問題でない。絶
縁材料の層はあまり厚い厚さに設ける必要はなく、ホト
レジスト層も不必要である。
【００１３】
【実施例】図１〜８は、溝１０に絶縁材料１３を充填す
ることにより形成したフィールド絶縁領域１４を有する
半導体本体１を具える半導体装置を製造する種々の工程
を示す線図的断面図である。本例の半導体本体１は、１
０20原子／cm3 のドーピング濃度でｎ導電型のドーピン
グが行なわれたシリコンより成る基板２と、その上に１
０17原子／cm3 でｎ導電型にエピタキシアル成長された
約0.3 μｍの厚さのｎ型層３とを有している。半導体本
体１では、この層３に、３・１０18原子／cm 3 のドーピ
ング濃度で約0.1 μｍの厚さとしたｐ導電型の表面領域
４が通常のようにして設けられている。この表面領域４
の代わりに、例えばｐ導電型のＳｉ1- x Ｇｅx （0.1 ＜
ｘ＜0.5 ）の層を層３上にエピタキシアル成長させるこ
ともできる。半導体本体１の表面５上には、約0.15μｍ
の厚さの窒化シリコン補助層６と、約0.2 μｍの厚さの
酸化シリコンマスク層７とを堆積する。補助層６の下側
には約２０ｎｍの厚さの酸化シリコン層（図示せず）を
設けることができる。マスク層７上には通常のようにし
てホトレジストマスク８を設け、このマスク８によりマ
スク層７にエッチングマスク９をエッチング形成する。
半導体本体１の表面５上に設けた補助層６上に形成した
エッチングマスク９を用いて半導体本体１内に溝１０を
エッチング形成する。
【００１４】ホトレジストマスク８を除去した後、エッ
チングマスク８に隣接して位置する表面５の一部分１１
から且つエッチングマスク８の下側に位置する表面５の
縁部１２から補助層６を除去する。次に、溝１０を充填
すべき絶縁材料の層１３を半導体本体１上に堆積する。
これにより溝１０が充填され、エッチングマスク９の下
側に位置する表面５の縁部１２が被覆される。次に、図
５及び６に示すように、半導体本体１を処理し、この処
理により前記の補助層６に至るまで表面５に平行に材料
を除去し、次に補助層６の残存部分を除去する。
【００１５】半導体本体１の表面に対し平行に進行する
材料除去（減少）は補助層６に達した瞬時に停止される
為、エッチングマスク９の下側に位置する表面５の縁部
１２に堆積されている絶縁材料は除去されない。従っ
て、フィールド絶縁領域１４により囲まれた半導体本体
１の能動領域１５の縁部１２上に延在する当該フィール
ド絶縁領域１４が形成される。これらのフィールド絶縁
領域１４は、６５０℃よりも高い温度での処理を必要と
しない処理により通常のようにして設けることができ
る。従って、フィールド絶縁領域（フィールド酸化物領
域）の形成により、半導体本体１中に既に存在するエピ
タキシアル成長層３及び表面領域４のドーピング分布に
影響を及ぼさない。
【００１６】次に、フィールド絶縁領域１４により囲ま
れた半導体本体の能動領域１５内に、ドーピングされた
表面領域１６を形成する。すなわち、半導体本体１上
に、１０21原子／cm3 のドーピング濃度でｎ導電型のド
ーピングが行なわれた多結晶シリコン層１７を堆積し、
その後半導体本体１を熱処理してドーパントをこの多結
晶シリコン層１７から半導体本体中に拡散させる。この
熱処理中能動領域１５の縁部１２が絶縁材料のストリッ
プ１８により被覆されている為、この熱処理中ドーパン
トが能動領域１５の縁部１２中に不所望な深さまで侵入
することがない。従って、表面領域１６とエピタキシア
ル成長層３とが能動領域１５中で相互接続されることが
なく、層１６，４及び３間のいかなるｐｎ接合も互いに
連続することがない。
【００１７】このように形成され、フィールド絶縁領域
１４で囲まれた能動領域１５上に導電体のパターンを設
けることがきる。この場合は、ｎ導電型のドーピングを
行なった多結晶シリコン層１７を導電体とする。しか
し、この層１７を除去した後半導体本体１を他の導電材
料の層で被覆することもできる。この層１７には形成す
べきパターンに対応するホトレジストマスク（図示せ
ず）を設け、その後この多結晶シリコン層１７をエッチ
ングして導電体１９を形成する。形成されたこれらの導
電体１９は特にフィールド絶縁領域１４をまたがって、
ドーピングされている表面領域１６を相互接続する。
【００１８】本発明よれば、図３，４及び５や図１２に
示すように、溝１０を半導体本体中にエッチング形成す
る前に、エッチングマスク９に隣接して位置する表面５
の一部分１１から補助層６を除去し、溝１０を半導体本
体１内にエッチング形成した後に、エッチングマスク９
の下側に位置する表面１５の縁部１２から除去する。こ
れにより、フィールド絶縁領域１４及び能動領域１５上
に延在する導電体１９のパターンにおける導電体相互の
短絡の発生は確実に防止される。
【００１９】溝１０をエッチング形成する前に、エッチ
ングマスク９に隣接して位置する表面５の一部分１１
と、エッチングマスク９の下側に位置する表面５の縁部
１２との双方から補助層６をエッチング除去したとする
と、この補助層６のエッチング処理中この補助層６はそ
の上側からエッチングされてしまい、この状態はエッチ
ング液を用いた場合でもエッチングプラズマを用いた場
合でも同様になる。従って、図１０に線図的に示すよう
に、補助層６の形状はエッチングマスク９の下側で半導
体本体１の表面５と鋭角２０を成す形状となってしま
う。従って、補助層６の残存部分を除去した後、絶縁材
料のストリップ１８は能動領域１５の上方の張出し縁部
２１を有するようになる（図１１）。この場合、前述し
たように導電体のパターンを形成すると、導電体１９が
張出し縁部２１の下側に形成され（この下側に形成され
た導電体を導電体の細条と称する）、これにより種々の
導電体間を短絡せしめるおそれがある。その理由は、こ
の導電体の細条が能動領域の周囲にわたって残り、この
導電体の細条が、能動領域上に形成される複数の導電体
を接続するためである。本発明による方法では、図５及
び１３に線図的に示すように、補助層６はエッチングマ
スク９の下側で半導体本体１の表面５と鋭角を成さない
形状となる。これにより、上述した短絡を生ぜしめるよ
うな導電体の細条の形成が回避される。
【００２０】図１〜９に示す方法の実施例で、本発明に
よれば、補助層６がエッチングマスク９に隣接して位置
する表面５の一部分１１から異方性エッチングにより除
去され、その後溝１０が半導体本体１中に異方性エッチ
ングにより形成され、補助層６がエッチングマスク９の
下側に位置する表面５の縁部１２から等方性エッチング
により除去される。補助層６の等方性エッチング中、こ
の補助層は露出されているその平坦側面からエッチング
除去され、これにより得られる補助層の側面は半導体本
体１の表面５に対し垂直に向いたものとなる。従って、
能動領域１５の縁部１２上に堆積されたフィールド絶縁
領域１４のストリップ１８は、補助層６の除去後能動領
域１５上で実質的にまっすぐな縁部２３を有するように
なる。これにより、前述した短絡を生ぜしめるような導
電体の細条の形成は確実に回避される。更に、本発明の
方法の実施例では、能動領域１５はエッチングマスク９
の横方向寸法にほぼ等しい横方向寸法を有するようにな
る。
【００２１】本発明による方法の他の実施例を図１〜３
及び図１２〜１５に示す。本例において、本発明によれ
ば、前の実施例におけるように補助層６をエッチングマ
スク９に隣接して位置する表面５の一部分１１から異方
性エッチングにより除去し、これを図３に示す。次に、
溝２４を等方性エッチングにより半導体本体１に形成す
る。その後、補助層６をエッチングマスク９の下側に位
置する表面５の縁部１２から等方性エッチングにより除
去する。上述したようにエッチング形成された溝２４は
補助層６の下側まで延在する。半導体本体１に等方性エ
ッチング処理を行ない、これにより補助層６をエッチン
グマスク９の下側に位置する表面５の縁部１２から除去
すると、補助層６はエッチングされた溝２４の側からで
補助層の下側からエッチング除去される。この場合実際
には、補助層は能動領域１５がマスクとして作用してエ
ッチングマスク９側からもエッチング除去される。従っ
て、補助層６は、半導体本体１の表面５と鋭角２５を成
す形状となる。従って、フィールド絶縁領域１４は表面
５と鋭角２６を成す形状で能動領域１５上に位置するス
トリップ１８を有する。その結果、前述した短絡を生ぜ
しめるような導電体の細条の形成は不可能となる。本例
では、能動領域１５の横方向寸法はエッチングマクス９
の横方向寸法よりも小さくなる。このことは、本例の方
法を用いる半導体装置の設計に当って計算に含める必要
がある。
【００２２】絶縁材料１３の層を堆積した後、半導体本
体１に化学−機械的研摩処理を行ない、これにより絶縁
材料１３及びその下側のエッチングマスク９を補助層６
に至るまで表面５に平行に除去することにより、エッチ
ング形成された溝１０，２４に絶縁材料を充填する。化
学−機械的研摩処理の場合には、絶縁材料１３の層自体
が比較的平坦な表面を有するか否かは重要でない。絶縁
材料１３の層は必ずしも比較的厚肉に被着する必要はな
く、ホトレジスト層も不必要である。
【図面の簡単な説明】
【図１】本発明の方法の第１実施例により製造する半導
体装置の順次の製造工程の一工程を示す線図的断面図で
ある。
【図２】同じくその他の一製造工程を示す線図的断面図
である。
【図３】同じくその更に他の一製造工程を示す線図的断
面図である。
【図４】同じくその更に他の一製造工程を示す線図的断
面図である。
【図５】同じくその更に他の一製造工程を示す線図的断
面図である。
【図６】同じくその更に他の一製造工程を示す線図的断
面図である。
【図７】同じくその更に他の一製造工程を示す線図的断
面図である。
【図８】同じくその更に他の一製造工程を示す線図的断
面図である。
【図９】同じくその更に他の一製造工程を示す線図的断
面図である。
【図１０】本発明による方法を用いないで製造する半導
体装置の一製造工程を示す線図的断面図である。
【図１１】同じくその他の一製造工程を示す線図的断面
図である。
【図１２】本発明の方法の第２実施例により製造する半
導体装置の順次の製造工程の一工程を示す線図的断面図
である。
【図１３】同じくその他の一製造工程を示す線図的断面
図である。
【図１４】同じくその更に他の一製造工程を示す線図的
断面図である。
【図１５】同じくその更に他の一製造工程を示す線図的
断面図である。
【符号の説明】
１ 半導体本体 ２ 基板 ３ ｎ型層（エピタキシアル成長層） ４ 表面領域 ５ １の表面 ６ 補助層 ７ マスク層 ８ ホトレジストマスク ９ エッチングマスク 10，24 溝 11 ５の一部分 12 縁部 13 絶縁材料 14 フィールド絶縁領域 15 能動領域 16 表面領域 17 多結晶シリコン層 18 絶縁材料のストリップ 19 導電体 21 張出し縁部 22 平坦側面 23 縁部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド コステル オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ１ (72)発明者 コルネリス ユースタティウス ティメリ ンク オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ１ (72)発明者 ロナルド デェッケル オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ１

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁材料が充填された溝より成るフィー
    ルド絶縁領域を有する半導体本体を具える半導体装置を
    製造するに当り、前記の半導体本体の表面上に設けた補
    助層上に形成したエッチングマスクを用いて前記の溝を
    半導体中にエッチング形成し、前記の補助層を前記のエ
    ッチングマスクに隣接して位置する表面の一部分から且
    つ前記のエッチングマスクの下側に位置する表面の縁部
    から除去し、絶縁材料の層を半導体本体上に堆積し、こ
    の絶縁材料により前記の溝を充填するとともに前記のエ
    ッチングマスクの下側に位置する前記の表面の縁部を被
    覆し、その後半導体本体を処理してこの処理により材料
    を前記の補助層に至るまで前記の表面に平行に除去し、
    次に補助層の残存部分を除去する半導体装置の製造方法
    において、 前記の溝を半導体本体中にエッチング形成する前に、前
    記のエッチングマスクに隣接して位置する前記の表面の
    一部分から前記の補助層を除去し、前記の溝を半導体本
    体中にエッチング形成した後に、前記のエッチングマス
    クの下側に位置する表面の縁部から前記の補助層を除去
    することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、前記の補助層を前記のエッチングマスクに隣
    接して位置する前記の表面の一部分から異方性エッチン
    グにより除去し、次に前記の溝を異方性エッチングによ
    り半導体本体中に形成し、その後前記の補助層を前記の
    エッチングマスクの下側に位置する前記の表面の縁部か
    ら等方性エッチングにより除去することを特徴とする半
    導体装置の製造方法。
  3. 【請求項３】 請求項１に記載の半導体装置の製造方法
    において、前記の補助層を前記のエッチングマスクに隣
    接して位置する前記の表面の一部分から異方性エッチン
    グにより除去し、次に前記の溝を等方性エッチングによ
    り半導体本体中に形成し、その後前記の補助層を前記の
    エッチングマスクの下側に位置する前記の表面の縁部か
    ら等方性エッチングにより除去することを特徴とする半
    導体装置の製造方法。
  4. 【請求項４】 請求項１〜３のいずれか一項に記載の半
    導体装置の製造方法において、前記の絶縁材料の層を堆
    積した後前記の半導体本体に化学−機械的研摩処理を行
    ない、この処理により前記の絶縁材料とその下側のエッ
    チングマスクとを前記の補助層に至るまで前記の表面に
    平行に除去することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 請求項１〜４のいずれか一項に記載の半
    導体装置の製造方法において、前記のエッチングマスク
    を、シリコンより成る半導体本体上に設けた窒化シリコ
    ンの補助層上に堆積した酸化シリコンの層で形成するこ
    とを特徴とする半導体装置の製造方法。
JP22815194A 1993-09-23 1994-09-22 半導体装置の製造方法 Expired - Fee Related JP3862294B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE09300997 1993-09-23
BE9300997A BE1007588A3 (nl) 1993-09-23 1993-09-23 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven.

Publications (2)

Publication Number Publication Date
JPH07153832A true JPH07153832A (ja) 1995-06-16
JP3862294B2 JP3862294B2 (ja) 2006-12-27

Family

ID=3887358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22815194A Expired - Fee Related JP3862294B2 (ja) 1993-09-23 1994-09-22 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US5554256A (ja)
EP (1) EP0645809B1 (ja)
JP (1) JP3862294B2 (ja)
KR (1) KR100336543B1 (ja)
BE (1) BE1007588A3 (ja)
DE (1) DE69404593T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213196B1 (ko) * 1996-03-15 1999-08-02 윤종용 트렌치 소자분리
JP3688816B2 (ja) * 1996-07-16 2005-08-31 株式会社東芝 半導体装置の製造方法
JPH10199875A (ja) * 1997-01-10 1998-07-31 Nec Corp 半導体装置の製造方法
JP2956635B2 (ja) * 1997-02-04 1999-10-04 日本電気株式会社 半導体装置およびその製造方法
US6100159A (en) * 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
US6117778A (en) * 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US6372601B1 (en) 1998-09-03 2002-04-16 Micron Technology, Inc. Isolation region forming methods
US6274498B1 (en) * 1998-09-03 2001-08-14 Micron Technology, Inc. Methods of forming materials within openings, and method of forming isolation regions
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6355539B1 (en) * 2001-05-07 2002-03-12 Macronix International Co., Ltd. Method for forming shallow trench isolation
US6905943B2 (en) * 2003-11-06 2005-06-14 Texas Instruments Incorporated Forming a trench to define one or more isolation regions in a semiconductor structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
JPS5898944A (ja) * 1981-12-08 1983-06-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59107534A (ja) * 1982-12-13 1984-06-21 Nec Corp 半導体装置の製造方法
US4663832A (en) * 1984-06-29 1987-05-12 International Business Machines Corporation Method for improving the planarity and passivation in a semiconductor isolation trench arrangement
USH204H (en) * 1984-11-29 1987-02-03 At&T Bell Laboratories Method for implanting the sidewalls of isolation trenches
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US4892614A (en) * 1986-07-07 1990-01-09 Texas Instruments Incorporated Integrated circuit isolation process
JPS6318504A (ja) * 1986-07-10 1988-01-26 Tohoku Metal Ind Ltd 磁気ヘツドの製造方法
JPS63158043A (ja) * 1986-12-22 1988-07-01 株式会社島津製作所 診断装置
JPH07120703B2 (ja) * 1987-01-27 1995-12-20 松下電器産業株式会社 半導体装置の製造方法
KR900001059B1 (ko) * 1987-08-11 1990-02-26 삼성전자 주식회사 반도체 장치의 소자 분리 방법
JP3208575B2 (ja) * 1991-08-16 2001-09-17 ソニー株式会社 半導体装置の製法
JPH0547920A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置及びその製造方法
FR2683944B1 (fr) * 1991-11-14 1994-02-18 Sgs Thomson Microelectronics Sa Procede de gravure d'un sillon profond.
US5346862A (en) * 1992-06-22 1994-09-13 Siemens Aktiengesellschaft Method for the electrical insulation of a circuit function element on a semiconductor component
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation
US5346584A (en) * 1993-07-28 1994-09-13 Digital Equipment Corporation Planarization process for IC trench isolation using oxidized polysilicon filler

Also Published As

Publication number Publication date
KR100336543B1 (ko) 2002-11-29
BE1007588A3 (nl) 1995-08-16
US5554256A (en) 1996-09-10
JP3862294B2 (ja) 2006-12-27
EP0645809A1 (en) 1995-03-29
KR950010018A (ko) 1995-04-26
DE69404593D1 (de) 1997-09-04
EP0645809B1 (en) 1997-07-30
DE69404593T2 (de) 1998-02-12

Similar Documents

Publication Publication Date Title
US5576241A (en) Method of separating semiconductor wafer with dielectrics
JP2554831B2 (ja) 基板分離トレンチを形成するための半導体処理方法
EP0098374B1 (en) Isolated dielectric structure for integrated circuits and method for fabricating such structure
US5442223A (en) Semiconductor device with stress relief
US5783475A (en) Method of forming a spacer
US4693781A (en) Trench formation process
US5236863A (en) Isolation process for VLSI
CA1075371A (en) Semiconductor diffusion process
JPS6083346A (ja) 半導体集積回路装置
JP3862294B2 (ja) 半導体装置の製造方法
US4661832A (en) Total dielectric isolation for integrated circuits
KR0157875B1 (ko) 반도체 장치의 제조방법
JPH06342802A (ja) 高性能半導体装置及びその製造方法
JP3075204B2 (ja) 半導体装置の製造方法
KR100275739B1 (ko) 역방향 자기정합 구조의 트랜지스터 및 그 제조방법
JPH0697297A (ja) コンタクトを有する半導体素子及びその製造方法
JP2955838B2 (ja) 半導体装置の製造方法
RU1830156C (ru) Способ изготовлени полупроводниковых приборов
JPH05102297A (ja) 半導体装置の製造方法
JPS61140133A (ja) 半導体装置の製造方法
JP2684846B2 (ja) 半導体装置の製造方法
JPH01196134A (ja) 半導体装置の製造方法
JPH09260485A (ja) 半導体装置の製造方法
RU1828560C (ru) Способ изготовлени полупроводниковых приборов
JPH0373139B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050406

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees