JP2684846B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2684846B2 JP2684846B2 JP2408881A JP40888190A JP2684846B2 JP 2684846 B2 JP2684846 B2 JP 2684846B2 JP 2408881 A JP2408881 A JP 2408881A JP 40888190 A JP40888190 A JP 40888190A JP 2684846 B2 JP2684846 B2 JP 2684846B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- hole
- doped polysilicon
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の貫通孔内に埋め込まれる層間接
続体の形成方法に関する。
関し、特に層間絶縁膜の貫通孔内に埋め込まれる層間接
続体の形成方法に関する。
【０００２】
【従来の技術】半導体基板に設けられた不純物拡散層や
層次の低い下層配線などの導電領域と層次の高い上層配
線との間の接続は、半導体装置における重要な技術の一
つである。下層の導電領域と上層配線との間にある層間
絶縁膜の所定箇所に貫通孔を設け、その貫通孔を通して
上層配線と下層の導電領域との接続をとる。集積度の低
い半導体装置においては、上層配線形成時のアルミニウ
ムなど金属膜被着工程で貫通孔を埋めることができる。
しかし、半導体メモリなどのように、集積度が高いもの
では、貫通孔のアスペクト比が大きくなり、金属膜のカ
バレッジが悪くなって上層配線で貫通孔を埋めることが
できない。そこでポリシリコン膜で貫通孔を埋めて層間
接続体を形成する埋込みコンタクトが利用される。すな
わち、下層配線−層間接続体−上層配線という構成によ
り接続を行なうのである。
層次の低い下層配線などの導電領域と層次の高い上層配
線との間の接続は、半導体装置における重要な技術の一
つである。下層の導電領域と上層配線との間にある層間
絶縁膜の所定箇所に貫通孔を設け、その貫通孔を通して
上層配線と下層の導電領域との接続をとる。集積度の低
い半導体装置においては、上層配線形成時のアルミニウ
ムなど金属膜被着工程で貫通孔を埋めることができる。
しかし、半導体メモリなどのように、集積度が高いもの
では、貫通孔のアスペクト比が大きくなり、金属膜のカ
バレッジが悪くなって上層配線で貫通孔を埋めることが
できない。そこでポリシリコン膜で貫通孔を埋めて層間
接続体を形成する埋込みコンタクトが利用される。すな
わち、下層配線−層間接続体−上層配線という構成によ
り接続を行なうのである。
【０００３】層間接続体のポリシリコンは、抵抗値を低
くするため不純物がドーピングされている。貫通孔はポ
リシリコン膜の気相成長法による堆積で埋められる。不
純物をドーピングしつつ気相成長を行なって形成された
ドープトポリシリコン膜のエッチングを行なって層間接
続体を形成する第１の方法、ノンドープポリシリコン膜
を堆積し、熱拡散法又はイオン注入法によりドーピング
を行なって層間接続体を形成する第２の方法、ノンドー
プポリシリコン膜を堆積し、エッチングを行なった後に
ドーピングを行なう第３の方法が考えられる。この第３
の方法についての記述を、日経マイクロデバイス、１９
８９年、３月号、第７０頁から第７４頁の論文に見い出
すことができる。すなわち、貫通孔形成後に、ポリシリ
コン膜を堆積し、エッチバックして貫通孔だけにポリシ
リコンを残して平坦化する。不純物イオンを打込み、ラ
ンプ加熱による熱処理を行なうのである。
くするため不純物がドーピングされている。貫通孔はポ
リシリコン膜の気相成長法による堆積で埋められる。不
純物をドーピングしつつ気相成長を行なって形成された
ドープトポリシリコン膜のエッチングを行なって層間接
続体を形成する第１の方法、ノンドープポリシリコン膜
を堆積し、熱拡散法又はイオン注入法によりドーピング
を行なって層間接続体を形成する第２の方法、ノンドー
プポリシリコン膜を堆積し、エッチングを行なった後に
ドーピングを行なう第３の方法が考えられる。この第３
の方法についての記述を、日経マイクロデバイス、１９
８９年、３月号、第７０頁から第７４頁の論文に見い出
すことができる。すなわち、貫通孔形成後に、ポリシリ
コン膜を堆積し、エッチバックして貫通孔だけにポリシ
リコンを残して平坦化する。不純物イオンを打込み、ラ
ンプ加熱による熱処理を行なうのである。
【０００４】
【発明が解決しようとする課題】第１の方法は、貫通孔
のアスペクト比が１程度に大きくなると使用できない。
ドープトポリシリコン膜の気相成長法による堆積は、カ
バレッジが良好でないからである。
のアスペクト比が１程度に大きくなると使用できない。
ドープトポリシリコン膜の気相成長法による堆積は、カ
バレッジが良好でないからである。
【０００５】第２の方法は、貫通孔を埋め込む為に形成
された厚いポリシリコン膜中に過度の熱処理を加えるこ
となく均一に不純物を分布せしめることは困難である。
不純物分布のばらつきは一般にエッチング速度をもばら
つかせるため、エッチング後に貫通孔内部に残されるポ
リシリコン膜の量及び膜質にばらつきを生じ、良好な層
間接続体の形成が困難となる。
された厚いポリシリコン膜中に過度の熱処理を加えるこ
となく均一に不純物を分布せしめることは困難である。
不純物分布のばらつきは一般にエッチング速度をもばら
つかせるため、エッチング後に貫通孔内部に残されるポ
リシリコン膜の量及び膜質にばらつきを生じ、良好な層
間接続体の形成が困難となる。
【０００６】第３の方法でも、活性化のための熱処理が
必要となるが、このとき、すでに形成されている半導体
基板内のＰＮ接合の位置が変化しないようにしなければ
ならない。高度に微細化された半導体素子において、こ
のことを実現するのは容易ではない。
必要となるが、このとき、すでに形成されている半導体
基板内のＰＮ接合の位置が変化しないようにしなければ
ならない。高度に微細化された半導体素子において、こ
のことを実現するのは容易ではない。
【０００７】以上の問題点を解決する方法として次のも
のがある。
のがある。
【０００８】まず、薄いポリシリコン膜を堆積し不純物
を拡散する。次に厚いポリシリコン膜を堆積して貫通孔
を埋める。次に、これらのポリシリコン膜を貫通孔に残
してエッチングを行ない層間接続体を形成することがで
きる。このような技術については、「ダイジェスト・オ
ブ・テクニカル・ペーパー，１９８７シンポジウム・オ
ン・ＶＬＳＩテクノロジー」（ＤＩＧＥＳＴ ＯＦ Ｔ
ＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ，１９８７ ＳＹＭＰ
ＯＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹ）
の１０３頁から１０４頁に記述されている。
を拡散する。次に厚いポリシリコン膜を堆積して貫通孔
を埋める。次に、これらのポリシリコン膜を貫通孔に残
してエッチングを行ない層間接続体を形成することがで
きる。このような技術については、「ダイジェスト・オ
ブ・テクニカル・ペーパー，１９８７シンポジウム・オ
ン・ＶＬＳＩテクノロジー」（ＤＩＧＥＳＴ ＯＦ Ｔ
ＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ，１９８７ ＳＹＭＰ
ＯＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹ）
の１０３頁から１０４頁に記述されている。
【０００９】ポリシリコン膜のエッチングには、六フッ
化硫黄や四フッ化炭素などのフッ素系のラジカルを多く
発生するガスを用いるプラズマエッチングが使用される
のが普通である。最後に述べた方法でポリシリコン膜の
エッチングにこのようなプラズマエッチングを使用する
と、層間接続体の表面に好ましくない凹凸が生じる。ノ
ンドープポリシリコン膜よりドープトポリシリコン膜の
方が速やかにエッチングされるからである。例えば、リ
ンを立法センチメートル当り１０の２０乗の５倍（５Ｅ
２０と記す。以下これに準じる。）程度にドーピングし
たポリシリコン膜は六フッ化硫黄によるプラズマエッチ
ングでノンドープポリシリコン膜の１．２倍の速さでエ
ッチングされる。従って、貫通孔の周辺部のドープトポ
リシリコン膜を除去し終っても貫通孔部においては層間
絶縁膜の面より上方にノンドープポリシリコン膜が残
る。ノンドープポリシリコン膜の表面が層間絶縁膜の表
面と同じ高さになる迄エッチングを続行すると、ドープ
トポリシリコン膜の被着時の厚さの２０から１００％程
度の段差がつく。段差とエッチング速度の差が一致しな
いのはマイクロローディング効果による。ある程度微細
な形状のポリシリコン膜をエッチングするときは、ポリ
シリコン膜の中央部より縁端部の方が速やかにエッチン
グされるのである。このように層間接続体の表面に凹凸
がつき貫通孔部で層間絶縁膜との間に段差が生じると、
貫通孔上方に細い溝ができる。従って、エッチングの終
点制御を正確に行なわないとこの溝のアスペクト比が大
きくなる。上層配線を形成するために行なうアルミニウ
ム膜などが層間接続体のドープトポリシリコンと接触せ
ず、高抵抗のコンタクトしか得られない事態も生じる。
化硫黄や四フッ化炭素などのフッ素系のラジカルを多く
発生するガスを用いるプラズマエッチングが使用される
のが普通である。最後に述べた方法でポリシリコン膜の
エッチングにこのようなプラズマエッチングを使用する
と、層間接続体の表面に好ましくない凹凸が生じる。ノ
ンドープポリシリコン膜よりドープトポリシリコン膜の
方が速やかにエッチングされるからである。例えば、リ
ンを立法センチメートル当り１０の２０乗の５倍（５Ｅ
２０と記す。以下これに準じる。）程度にドーピングし
たポリシリコン膜は六フッ化硫黄によるプラズマエッチ
ングでノンドープポリシリコン膜の１．２倍の速さでエ
ッチングされる。従って、貫通孔の周辺部のドープトポ
リシリコン膜を除去し終っても貫通孔部においては層間
絶縁膜の面より上方にノンドープポリシリコン膜が残
る。ノンドープポリシリコン膜の表面が層間絶縁膜の表
面と同じ高さになる迄エッチングを続行すると、ドープ
トポリシリコン膜の被着時の厚さの２０から１００％程
度の段差がつく。段差とエッチング速度の差が一致しな
いのはマイクロローディング効果による。ある程度微細
な形状のポリシリコン膜をエッチングするときは、ポリ
シリコン膜の中央部より縁端部の方が速やかにエッチン
グされるのである。このように層間接続体の表面に凹凸
がつき貫通孔部で層間絶縁膜との間に段差が生じると、
貫通孔上方に細い溝ができる。従って、エッチングの終
点制御を正確に行なわないとこの溝のアスペクト比が大
きくなる。上層配線を形成するために行なうアルミニウ
ム膜などが層間接続体のドープトポリシリコンと接触せ
ず、高抵抗のコンタクトしか得られない事態も生じる。
【００１０】本発明の目的は、層間絶縁膜に設けた貫通
孔を埋める層間接続体の表面を平坦にし上層配線と低抵
抗のコンタクトをとれる半導体装置の製造方法を提供す
ることにある。
孔を埋める層間接続体の表面を平坦にし上層配線と低抵
抗のコンタクトをとれる半導体装置の製造方法を提供す
ることにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法においては、まず、半導体素子および層間絶縁膜
を有する半導体チップを用意する。次に、層間絶縁膜の
表面から下層の導電領域、例えば不純物拡散層に達する
貫通孔を形成する。所定の不純物、例えばリンを含むド
ープトポリシリコン膜、次いでノンドープポリシリコン
膜を順次に堆積して貫通孔をポリシリコンで埋める。ノ
ンドープポリシリコン膜を前工程で堆積した厚さとほぼ
同じ厚さ分任意のエッチング方法で除去する。フッ化炭
素ガス、好ましくは四フッ化炭素ガスを使用する反応性
イオンエッチングで層間絶縁膜の表面が露出するまでポ
リシリコン膜のエッチングを行なう。
造方法においては、まず、半導体素子および層間絶縁膜
を有する半導体チップを用意する。次に、層間絶縁膜の
表面から下層の導電領域、例えば不純物拡散層に達する
貫通孔を形成する。所定の不純物、例えばリンを含むド
ープトポリシリコン膜、次いでノンドープポリシリコン
膜を順次に堆積して貫通孔をポリシリコンで埋める。ノ
ンドープポリシリコン膜を前工程で堆積した厚さとほぼ
同じ厚さ分任意のエッチング方法で除去する。フッ化炭
素ガス、好ましくは四フッ化炭素ガスを使用する反応性
イオンエッチングで層間絶縁膜の表面が露出するまでポ
リシリコン膜のエッチングを行なう。
【００１２】
【作用】フッ化炭素ガス、特に四フッ化炭素ガスを使用
した反応性イオンエッチングでは、ノンドープポリシリ
コン膜とドープトポリシリコン膜を同じ速さでエッチン
グできるので層間絶縁体の表面に凹凸が生じることを防
ぐことができる。又、反応性イオンエッチングは、プラ
ズマエッチングに比べて制御性がよいためそれだけ正確
にエッチングの終点をきめられる。従って層間絶縁膜と
の間の段差も少なくすることができる。このようにし
て、上層配線と良好なコンタクトをとることが可能とな
る。
した反応性イオンエッチングでは、ノンドープポリシリ
コン膜とドープトポリシリコン膜を同じ速さでエッチン
グできるので層間絶縁体の表面に凹凸が生じることを防
ぐことができる。又、反応性イオンエッチングは、プラ
ズマエッチングに比べて制御性がよいためそれだけ正確
にエッチングの終点をきめられる。従って層間絶縁膜と
の間の段差も少なくすることができる。このようにし
て、上層配線と良好なコンタクトをとることが可能とな
る。
【００１３】
【実施例】本発明の一実施例について図面を参照して説
明する。
明する。
【００１４】まず、図１に示すように、半導体素子を形
成したＰ型シリコン基板１０１を準備する。ここで、半
導体素子を代表してＭＯＳトランジスタのソースまたは
ドレイン領域のＮ型拡散層１０２のみを示してある。実
際にはＭＯＳトランジスタの活性領域を区画するフィー
ルド酸化膜、活性領域上に設けられたゲート絶縁膜、ゲ
ート絶縁膜上に設けられたゲート電極などが存在してい
る。次に、層間絶縁膜１０３として化学的気相成長法に
より酸化シリコン膜を厚さ１μｍ堆積する。層間絶縁膜
１０３を選択的にエッチングして下層の導電領域である
Ｎ型拡散層１０２に達する，大きさ１．２μｍ×１．２
μｍの貫通孔１０４を形成する。
成したＰ型シリコン基板１０１を準備する。ここで、半
導体素子を代表してＭＯＳトランジスタのソースまたは
ドレイン領域のＮ型拡散層１０２のみを示してある。実
際にはＭＯＳトランジスタの活性領域を区画するフィー
ルド酸化膜、活性領域上に設けられたゲート絶縁膜、ゲ
ート絶縁膜上に設けられたゲート電極などが存在してい
る。次に、層間絶縁膜１０３として化学的気相成長法に
より酸化シリコン膜を厚さ１μｍ堆積する。層間絶縁膜
１０３を選択的にエッチングして下層の導電領域である
Ｎ型拡散層１０２に達する，大きさ１．２μｍ×１．２
μｍの貫通孔１０４を形成する。
【００１５】次に、図２に示すように、リンを不純物と
して添加しつつ減圧化学的気相成長法により全面にドー
プトポリシリコン膜１０５を０．３μｍの厚さに成長さ
せる。成長温度は５５０℃から６５０℃、好ましくは６
００℃とし、ドープトポリシリコン膜１０５の不純物濃
度は立法センチメートル当り５Ｅ２０とする。ドープト
ポリシリコン膜１０５の厚さは、できるだけ厚い方が好
ましいが、厚すぎるとドープトポリシリコン膜１０５を
被着した後の貫通孔１０４ａの形状が大きくくずれる。
貫通孔１０４の大きさ、この例では１．２μｍの２５％
前後の厚さが適当である。
して添加しつつ減圧化学的気相成長法により全面にドー
プトポリシリコン膜１０５を０．３μｍの厚さに成長さ
せる。成長温度は５５０℃から６５０℃、好ましくは６
００℃とし、ドープトポリシリコン膜１０５の不純物濃
度は立法センチメートル当り５Ｅ２０とする。ドープト
ポリシリコン膜１０５の厚さは、できるだけ厚い方が好
ましいが、厚すぎるとドープトポリシリコン膜１０５を
被着した後の貫通孔１０４ａの形状が大きくくずれる。
貫通孔１０４の大きさ、この例では１．２μｍの２５％
前後の厚さが適当である。
【００１６】次に、図３に示すように、ノンドープポリ
シリコン膜１０６を１μｍの厚さ堆積し貫通孔１０４ａ
を埋め込む。不純物の添加を行なわないことを除き、成
長条件は前述したドープトポリシリコン膜１０５と同じ
である。ノンドープポリシリコン膜の厚さは、貫通孔１
０４ａの大きさ、ここでは０．６μｍと同程度にすると
表面がほぼ平坦になる。
シリコン膜１０６を１μｍの厚さ堆積し貫通孔１０４ａ
を埋め込む。不純物の添加を行なわないことを除き、成
長条件は前述したドープトポリシリコン膜１０５と同じ
である。ノンドープポリシリコン膜の厚さは、貫通孔１
０４ａの大きさ、ここでは０．６μｍと同程度にすると
表面がほぼ平坦になる。
【００１７】次に、六フッ化硫黄（ＳＦ６）による反応
性イオンエッチングにより、ポリシリコン膜を除去す
る。厚さは０．８から１．１μｍ、好ましくは、図４に
示すように、貫通孔以外の部分でドープトポリシリコン
膜１０５の表面がちょうど露出する厚さ（１μｍ）とす
る。六フッ化硫黄ガス流量は２０から３００ＳＣＣＭ、
好ましくは５０ＳＣＣＭ，圧力は５から６０Ｐａ，好ま
しくは３０Ｐａ、ドライエッチング装置の実効パワー密
度は平方センチメートル当り２から１５Ｗ，好ましくは
５Ｗである。
性イオンエッチングにより、ポリシリコン膜を除去す
る。厚さは０．８から１．１μｍ、好ましくは、図４に
示すように、貫通孔以外の部分でドープトポリシリコン
膜１０５の表面がちょうど露出する厚さ（１μｍ）とす
る。六フッ化硫黄ガス流量は２０から３００ＳＣＣＭ、
好ましくは５０ＳＣＣＭ，圧力は５から６０Ｐａ，好ま
しくは３０Ｐａ、ドライエッチング装置の実効パワー密
度は平方センチメートル当り２から１５Ｗ，好ましくは
５Ｗである。
【００１８】次に、同一のエッチング装置を用い、四フ
ッ化炭素（ＣＦ４）ガスによる反応性イオンエッチング
を行ない、図５に示すように、層間絶縁膜１０３表面に
残っているドープトポリシリコン膜１０５を除去する。
四フッ化炭素ガス流量は２０から２００ＳＣＣＭ、好ま
しくは５０ＳＣＣＭ，圧力は５から６０Ｐａ，好ましく
は３０Ｐａ、実行パワー密度は平方センチメートル当り
２から３０Ｗ，好ましくは８Ｗである。
ッ化炭素（ＣＦ４）ガスによる反応性イオンエッチング
を行ない、図５に示すように、層間絶縁膜１０３表面に
残っているドープトポリシリコン膜１０５を除去する。
四フッ化炭素ガス流量は２０から２００ＳＣＣＭ、好ま
しくは５０ＳＣＣＭ，圧力は５から６０Ｐａ，好ましく
は３０Ｐａ、実行パワー密度は平方センチメートル当り
２から３０Ｗ，好ましくは８Ｗである。
【００１９】反応性イオンエッチングではポリシリコン
膜の不純物によるエッチング速度の選択性が少なく、特
に四フッ化炭素ガスによる反応性イオンエッチングでは
ほどんど選択性が少ないので、表面がほぼ平坦な層間接
続体（図５の１０５，１０６から構成されている。）が
得られる。又、ＣＦ４を使用した反応性イオンエッチン
グによるポリシリコン膜のエッチングレートは約１００
ｎｍ／ｍｉｎであり、制御性もよい。従って層間絶縁膜
１０３と層間接続体１０５，１０６との間にほとんど段
差は生じない。従来技術のようにアスペクト比の大きい
溝が生じることはないわけである。
膜の不純物によるエッチング速度の選択性が少なく、特
に四フッ化炭素ガスによる反応性イオンエッチングでは
ほどんど選択性が少ないので、表面がほぼ平坦な層間接
続体（図５の１０５，１０６から構成されている。）が
得られる。又、ＣＦ４を使用した反応性イオンエッチン
グによるポリシリコン膜のエッチングレートは約１００
ｎｍ／ｍｉｎであり、制御性もよい。従って層間絶縁膜
１０３と層間接続体１０５，１０６との間にほとんど段
差は生じない。従来技術のようにアスペクト比の大きい
溝が生じることはないわけである。
【００２０】その後、改めて不純物ドーピングや熱処理
を行ないってもいが、その場合に、すでにドープトポリ
シリコン膜１０５が貫通孔の底面および側面に付着して
いるので、ノンドープポリシリコン膜１０６の底部にま
で不純物を導入する必要はない。
を行ないってもいが、その場合に、すでにドープトポリ
シリコン膜１０５が貫通孔の底面および側面に付着して
いるので、ノンドープポリシリコン膜１０６の底部にま
で不純物を導入する必要はない。
【００２１】次に、図６に示すように、アルミニウム膜
を被着し、整形加工することにより、上層配線１０７を
形成する。層間接続体の表面は平坦で段差もないので、
上層配線１０７はドープトポリシリコン膜１０５と確実
な接触をとることができる。上層配線１０７とＮ型拡散
層１０２との間の抵抗は約６０Ωである。
を被着し、整形加工することにより、上層配線１０７を
形成する。層間接続体の表面は平坦で段差もないので、
上層配線１０７はドープトポリシリコン膜１０５と確実
な接触をとることができる。上層配線１０７とＮ型拡散
層１０２との間の抵抗は約６０Ωである。
【００２２】この実施例において、六フッ化硫黄ガスに
よる反応性イオンエッチングを用いてノンドープポリシ
リコン膜をエッチングしたのは、エッチング速度が大き
いからである。
よる反応性イオンエッチングを用いてノンドープポリシ
リコン膜をエッチングしたのは、エッチング速度が大き
いからである。
【００２３】以上、リンをドーパントとして使用する場
合について説明したが、ドーパントとしてはその外にヒ
素、ボロンなどを使用することができる。
合について説明したが、ドーパントとしてはその外にヒ
素、ボロンなどを使用することができる。
【００２４】
【発明の効果】以上説明したように本発明は、半導体チ
ップの層間絶縁膜に貫通孔を設け、ドープトポリシリコ
ン膜とノンドープポリシリコン膜を順次に形成して貫通
孔を埋めたのち、フッ化炭素ガスによる反応性イオンエ
ッチングによりポリシリコン膜をエッチングし貫通孔を
埋め込む層間接続体を形成するので、層間接続体の表面
が平坦になり、上層の電極配線と良好な接触をとること
ができる。
ップの層間絶縁膜に貫通孔を設け、ドープトポリシリコ
ン膜とノンドープポリシリコン膜を順次に形成して貫通
孔を埋めたのち、フッ化炭素ガスによる反応性イオンエ
ッチングによりポリシリコン膜をエッチングし貫通孔を
埋め込む層間接続体を形成するので、層間接続体の表面
が平坦になり、上層の電極配線と良好な接触をとること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図２】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図３】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図４】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図５】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図６】本発明の一実施例の説明に使用する断面図であ
る。
る。
１０１ Ｐ型シリコン基板 １０２ Ｎ型拡散層 １０３ 層間絶縁膜 １０４ 貫通孔 １０４ａ 貫通孔 １０５ ドープトポリシリコン膜 １０６ ノンドープポリシリコン膜 １０７ 上層配線
Claims (1)
- 【請求項１】 半導体基板上に層間絶縁膜を形成する工
程と、前記層間絶縁膜の表面から下層の導電領域に達す
る貫通孔を形成する工程と、所定の不純物を含むドープ
トポリシリコン膜を前記層間絶縁膜の表面、前記貫通孔
の表面および前記導電領域の露出表面に前記貫通孔が閉
鎖されない程度の厚さに被着する工程と、前記貫通孔の
上方で表面がほぼ平坦になるまでノンドープトポリシリ
コンを前記ドープトポリシリコン膜上に堆積する工程
と、前記ノンドープトポリシリコン膜を前記層間絶縁膜
上に堆積した厚さとほぼ等しい厚さ分を六フッ化硫黄ガ
スによる反応性イオンエッチングで除去する工程と、四
フッ化炭素ガスを使用する反応性イオンエッチングによ
り前記層間絶縁膜上に残存するポリシリコン膜を除去し
て前記層間絶縁膜の表面を露出させ前記貫通孔を埋め込
むポリシリコンからなる層間接続体を形成する工程とを
有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408881A JP2684846B2 (ja) | 1990-01-12 | 1990-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP510890 | 1990-01-12 | ||
| JP2-5108 | 1990-01-12 | ||
| JP2408881A JP2684846B2 (ja) | 1990-01-12 | 1990-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04208529A JPH04208529A (ja) | 1992-07-30 |
| JP2684846B2 true JP2684846B2 (ja) | 1997-12-03 |
Family
ID=26339004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408881A Expired - Fee Related JP2684846B2 (ja) | 1990-01-12 | 1990-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684846B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020030480A (ko) * | 2000-10-18 | 2002-04-25 | 박종섭 | 반도체장치의 플러그 형성방법 |
| JP2014222699A (ja) * | 2013-05-13 | 2014-11-27 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476719A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor device |
| JP2920912B2 (ja) * | 1988-02-18 | 1999-07-19 | ソニー株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-12-28 JP JP2408881A patent/JP2684846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04208529A (ja) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI816685B (zh) | 半導體裝置及其製造方法 | |
| US5783475A (en) | Method of forming a spacer | |
| US6933228B2 (en) | Method of manufacturing of contact plug in a contact hole on a silicon substrate | |
| KR20020003625A (ko) | 금속 게이트 모스팻 소자의 제조방법 | |
| US5183781A (en) | Method of manufacturing semiconductor device | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| KR100398041B1 (ko) | 반도체 소자의 에피 채널 형성 방법 | |
| KR20020083770A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JPH07153832A (ja) | 半導体装置の製造方法 | |
| US6373108B1 (en) | Semiconductor device having reduced sheet resistance of source/drain regions | |
| KR100517328B1 (ko) | 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
| JP2684846B2 (ja) | 半導体装置の製造方法 | |
| KR100280809B1 (ko) | 반도체 소자의 접합부 형성 방법 | |
| KR101162258B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| KR100505390B1 (ko) | 머지드 디램 엔 로직 소자의 제조방법 | |
| US6309939B1 (en) | Method of manufacturing a semiconductor device | |
| JPH10321860A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| KR100376258B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100485176B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| KR20010064119A (ko) | 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| CA1168765A (en) | Method for making short channel transistor devices | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR940004267B1 (ko) | 모스트랜지스터의 제조방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970715 |
|
| LAPS | Cancellation because of no payment of annual fees |