JPH04208529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04208529A JPH04208529A JP40888190A JP40888190A JPH04208529A JP H04208529 A JPH04208529 A JP H04208529A JP 40888190 A JP40888190 A JP 40888190A JP 40888190 A JP40888190 A JP 40888190A JP H04208529 A JPH04208529 A JP H04208529A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- doped polysilicon
- hole
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000001020 plasma etching Methods 0.000 claims abstract description 20
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 description 7
- 229910018503 SF6 Inorganic materials 0.000 description 6
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 6
- 229960000909 sulfur hexafluoride Drugs 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241000212342 Sium Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- LBVWYGNGGJURHQ-UHFFFAOYSA-N dicarbon Chemical compound [C-]#[C+] LBVWYGNGGJURHQ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- NVLRFXKSQQPKAD-UHFFFAOYSA-N tricarbon Chemical compound [C]=C=[C] NVLRFXKSQQPKAD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１１
【産業上の利用分野］本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の貫通孔内に埋め込まれる層間接
続体の形成方法に関する。 ［０００２］ 【従来の技術】半導体基板に設けられた不純物拡散層や
層成の低い下層配線などの導電領域と層成の高い上層配
線との間の接続は、半導体装置における重要な技術の一
つである。下層の導電領域と上層配線との間にある層間
絶縁膜の所定箇所に貫通孔を設け、その貫通孔を通して
上層配線と下層の導電領域との接続をとる。集積度の低
い半導体装置においては、上層配線形成時のアルミニウ
ムなど金属膜被着工程で貫通孔を埋めることができる。 しかし、半導体メモリなどのように、集積度が高いもの
では、貫通孔のアスペクト比が大きくなり、金属膜のカ
バレッジが悪くなって上層配線で貫通孔を埋めることが
できない。そこでポリシリコン膜で貫通孔を埋めて層間
接続体を形成する埋込みコンタクトが利用される。すな
わち、下層配線−層間接続体−上層配線という構成によ
り接続を行なうのである。 ［０００３１層間接続体のポリシリコンは、抵抗値を低
くするため不純物がドーピングされている。貫通孔はポ
リシリコン膜の気相成長法による堆積で埋められる。不
純物をドーピングしつつ気相成長を行なって形成された
ドープトポリシリコン膜のエツチングを行なって層間接
続体を形成する第１の方法、ノンドープポリシリコン膜
を堆積し、熱拡散法又はイオン注入法によりドーピング
を行なって層間接続体を形成する第２の方法、ノンドー
プポリシリコン膜を堆積し、エツチングを行なった後に
ドーピングを行なう第３の方法が考えられる。この第３
の方法についての記述を、日経マイクロデバイス、１９
８９年、３月号、第７０頁から第７４頁の論文に見い出
すことができる。すなわち、貫通孔形成後に、ポリシリ
コン膜を堆積し、エッチバックして貫通孔だけにポリシ
リコンを残して平坦化する。不純物イオンを打込み、ラ
ンプ加熱による熱処理を行なうのである。 ［０００４１
関し、特に層間絶縁膜の貫通孔内に埋め込まれる層間接
続体の形成方法に関する。 ［０００２］ 【従来の技術】半導体基板に設けられた不純物拡散層や
層成の低い下層配線などの導電領域と層成の高い上層配
線との間の接続は、半導体装置における重要な技術の一
つである。下層の導電領域と上層配線との間にある層間
絶縁膜の所定箇所に貫通孔を設け、その貫通孔を通して
上層配線と下層の導電領域との接続をとる。集積度の低
い半導体装置においては、上層配線形成時のアルミニウ
ムなど金属膜被着工程で貫通孔を埋めることができる。 しかし、半導体メモリなどのように、集積度が高いもの
では、貫通孔のアスペクト比が大きくなり、金属膜のカ
バレッジが悪くなって上層配線で貫通孔を埋めることが
できない。そこでポリシリコン膜で貫通孔を埋めて層間
接続体を形成する埋込みコンタクトが利用される。すな
わち、下層配線−層間接続体−上層配線という構成によ
り接続を行なうのである。 ［０００３１層間接続体のポリシリコンは、抵抗値を低
くするため不純物がドーピングされている。貫通孔はポ
リシリコン膜の気相成長法による堆積で埋められる。不
純物をドーピングしつつ気相成長を行なって形成された
ドープトポリシリコン膜のエツチングを行なって層間接
続体を形成する第１の方法、ノンドープポリシリコン膜
を堆積し、熱拡散法又はイオン注入法によりドーピング
を行なって層間接続体を形成する第２の方法、ノンドー
プポリシリコン膜を堆積し、エツチングを行なった後に
ドーピングを行なう第３の方法が考えられる。この第３
の方法についての記述を、日経マイクロデバイス、１９
８９年、３月号、第７０頁から第７４頁の論文に見い出
すことができる。すなわち、貫通孔形成後に、ポリシリ
コン膜を堆積し、エッチバックして貫通孔だけにポリシ
リコンを残して平坦化する。不純物イオンを打込み、ラ
ンプ加熱による熱処理を行なうのである。 ［０００４１
【発明が解決しようとする課題］第１の方法は、貫通孔
のアスペクト比が工程度に大きくなると使用できない。 ドープトポリシリコン膜の気相成長法による堆積は、カ
バレッジが良好でないからである。 ［０００５］第２の方法は、貫通孔を埋め込む為に形成
された厚いポリシリコン膜中に過度の熱処理を加えるこ
となく均一に不純物を分布せしめることは困難である。 不純物分布のばらつきは一般にエツチング速度をもばら
つかせるため、エツチング後に貫通孔内部に残されるポ
リシリコン膜の量及び膜質にばらつきを生じ、良好な層
間接続体の形成が困難となる。 ［０００６］第３の方法でも、活性化のための熱処理が
必要となるが、このとき、すでに形成されている半導体
基板内のＰＮ接合の位置が変化しないようにしなければ
ならない。高度に微細化された半導体素子において、こ
のことを実現するのは容易ではない。 ［０００７１以上の問題点を解決する方法として次のも
のがある。 ［０００８］まず、薄いポリシリコン膜を堆積し不純物
を拡散する。次に厚いポリシリコン膜を堆積して貫通孔
を埋める。次に、これらのポリシリコン膜を貫通孔に残
してエツチングを行ない層間接続体を形成することがで
きる。このような技術については、 「ダイジェスト・
オン・テクニカル・ペーパー、１９８７シンポジウム・
オン・ＶＬＳＩテクノロジーＪ （ＤＩＧＥＳＴ
ＯＦ ’ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ３，１９
８７ＳＹＭＰ○ＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥ
ＣＨＮＯＬＯＧＹ）の１０３頁から１０４頁に記述され
ている。 ［０００９］ポリシリコン膜のエツチングには、六フッ
化硫黄や四フッ化炭素などのフッ素系のラジカルを多く
発生するガスを用いるプラズマエツチングが使用される
のが普通である。最後に述べた方法でポリシリコン膜の
エツチングにこのようなプラズマエツチングを使用する
と、層間接続体の表面に好ましくない凹凸が生じる。ノ
ンドープポリシリコン膜よりドープトポリシリコン膜の
方が速やかにエツチングされるからである。例えば、リ
ンを立法センナメートル当り１０の２０乗の５倍（５Ｅ
２０と記す。以下これに準じる。）程度にドーピングし
たポリシリコン膜は六フフ化硫黄によるプラズマエツチ
ングでノンドープポリシリコン膜の１４２倍の速さでエ
ツチングされる。従って、貫通孔の周辺部のドープトポ
リシリコン膜を除去し終っても貫通孔部においては層間
絶縁膜の面より上方にノンドープポリシリコン膜が残る
。ノンドープポリシリコン膜の表面が層間絶縁膜の表面
と同じ高さになる迄エツチングを綺行すると、ドープト
ポリシリコン膜の被着時の厚さの２０から１００％程度
の段差がつく。段差とエツチング速度の差が一致しない
のはマイクロローディング効果による。ある程度微細な
形状のポリシリコン膜をエツチングするときは、ポリシ
リコン膜の中央部より縁端部の方が速やかにエツチング
されるのである。このように層間接続体の表面に凹凸が
つき貫通孔部で層間絶縁膜との間に段差が生じると、貫
通孔上方に細い溝ができる。従って、エツチングの終点
制御を正確に行なわないとこの溝のアスペクト比が大き
くなる。上層配線を形成するために行なうアルミニウム
膜などが層間接続体のドープトポリシリコンと接触せず
、高抵抗のコンタクトしか得られない事態も生じる。 ［００１０１本発明の目的は、層間絶縁膜に設けた貫通
孔を埋める層間接続体の表面を平坦にし上層配線と低抵
抗のコンタクトをとれる半導体装置の製造方法を提供す
ることにある。 ［００１１１ 【課題を解決するための手段］本発明の半導体装置の製
造方法においては、まず、半導体素子および層間絶縁膜
を有する半導体チップを用意する。次に、層間絶縁膜の
表面から下層の導ｔｉ域、例えば不純物拡散層に達する
貫通孔を形成する。所定の不純物、例えばリンを含むド
ープトポリシリコン膜、次いでノンドープポリシリコン
膜を順次に堆積して貫通孔をポリシリコンで埋める。ノ
ンドープポリシリコン膜を前工程で堆積した厚さとほぼ
同じ厚さ分任意のエツチング方法で除去する。フッ化炭
素ガス、好ましくは四フッ化炭素ガスを使用する反応性
イオンエツチングで層間絶縁膜の表面が露出するまでポ
リシリコン膜のエツチングを行なう。 ［００１２］ 【作用】フッ化炭素ガス、特に四フッ化炭素ガスを使用
した反応性イオンエツチングでは、ノンドープポリシリ
コン膜とドープトポリシリコン膜を同じ速さでエツチン
グできるので層間絶縁体の表面に凹凸が生じることを防
ぐにとができる。又、反応性イオンエツチングは、プラ
ズマエツチングに比べて制御性がよいためそれだけ正確
にエツチングの終点をきめられる。従って層間絶縁膜と
の間の段差も少なくすることができる。このようにして
、上層配線と良好なコンタクトをとることが可能となる
。 ［００１３］
のアスペクト比が工程度に大きくなると使用できない。 ドープトポリシリコン膜の気相成長法による堆積は、カ
バレッジが良好でないからである。 ［０００５］第２の方法は、貫通孔を埋め込む為に形成
された厚いポリシリコン膜中に過度の熱処理を加えるこ
となく均一に不純物を分布せしめることは困難である。 不純物分布のばらつきは一般にエツチング速度をもばら
つかせるため、エツチング後に貫通孔内部に残されるポ
リシリコン膜の量及び膜質にばらつきを生じ、良好な層
間接続体の形成が困難となる。 ［０００６］第３の方法でも、活性化のための熱処理が
必要となるが、このとき、すでに形成されている半導体
基板内のＰＮ接合の位置が変化しないようにしなければ
ならない。高度に微細化された半導体素子において、こ
のことを実現するのは容易ではない。 ［０００７１以上の問題点を解決する方法として次のも
のがある。 ［０００８］まず、薄いポリシリコン膜を堆積し不純物
を拡散する。次に厚いポリシリコン膜を堆積して貫通孔
を埋める。次に、これらのポリシリコン膜を貫通孔に残
してエツチングを行ない層間接続体を形成することがで
きる。このような技術については、 「ダイジェスト・
オン・テクニカル・ペーパー、１９８７シンポジウム・
オン・ＶＬＳＩテクノロジーＪ （ＤＩＧＥＳＴ
ＯＦ ’ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ３，１９
８７ＳＹＭＰ○ＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥ
ＣＨＮＯＬＯＧＹ）の１０３頁から１０４頁に記述され
ている。 ［０００９］ポリシリコン膜のエツチングには、六フッ
化硫黄や四フッ化炭素などのフッ素系のラジカルを多く
発生するガスを用いるプラズマエツチングが使用される
のが普通である。最後に述べた方法でポリシリコン膜の
エツチングにこのようなプラズマエツチングを使用する
と、層間接続体の表面に好ましくない凹凸が生じる。ノ
ンドープポリシリコン膜よりドープトポリシリコン膜の
方が速やかにエツチングされるからである。例えば、リ
ンを立法センナメートル当り１０の２０乗の５倍（５Ｅ
２０と記す。以下これに準じる。）程度にドーピングし
たポリシリコン膜は六フフ化硫黄によるプラズマエツチ
ングでノンドープポリシリコン膜の１４２倍の速さでエ
ツチングされる。従って、貫通孔の周辺部のドープトポ
リシリコン膜を除去し終っても貫通孔部においては層間
絶縁膜の面より上方にノンドープポリシリコン膜が残る
。ノンドープポリシリコン膜の表面が層間絶縁膜の表面
と同じ高さになる迄エツチングを綺行すると、ドープト
ポリシリコン膜の被着時の厚さの２０から１００％程度
の段差がつく。段差とエツチング速度の差が一致しない
のはマイクロローディング効果による。ある程度微細な
形状のポリシリコン膜をエツチングするときは、ポリシ
リコン膜の中央部より縁端部の方が速やかにエツチング
されるのである。このように層間接続体の表面に凹凸が
つき貫通孔部で層間絶縁膜との間に段差が生じると、貫
通孔上方に細い溝ができる。従って、エツチングの終点
制御を正確に行なわないとこの溝のアスペクト比が大き
くなる。上層配線を形成するために行なうアルミニウム
膜などが層間接続体のドープトポリシリコンと接触せず
、高抵抗のコンタクトしか得られない事態も生じる。 ［００１０１本発明の目的は、層間絶縁膜に設けた貫通
孔を埋める層間接続体の表面を平坦にし上層配線と低抵
抗のコンタクトをとれる半導体装置の製造方法を提供す
ることにある。 ［００１１１ 【課題を解決するための手段］本発明の半導体装置の製
造方法においては、まず、半導体素子および層間絶縁膜
を有する半導体チップを用意する。次に、層間絶縁膜の
表面から下層の導ｔｉ域、例えば不純物拡散層に達する
貫通孔を形成する。所定の不純物、例えばリンを含むド
ープトポリシリコン膜、次いでノンドープポリシリコン
膜を順次に堆積して貫通孔をポリシリコンで埋める。ノ
ンドープポリシリコン膜を前工程で堆積した厚さとほぼ
同じ厚さ分任意のエツチング方法で除去する。フッ化炭
素ガス、好ましくは四フッ化炭素ガスを使用する反応性
イオンエツチングで層間絶縁膜の表面が露出するまでポ
リシリコン膜のエツチングを行なう。 ［００１２］ 【作用】フッ化炭素ガス、特に四フッ化炭素ガスを使用
した反応性イオンエツチングでは、ノンドープポリシリ
コン膜とドープトポリシリコン膜を同じ速さでエツチン
グできるので層間絶縁体の表面に凹凸が生じることを防
ぐにとができる。又、反応性イオンエツチングは、プラ
ズマエツチングに比べて制御性がよいためそれだけ正確
にエツチングの終点をきめられる。従って層間絶縁膜と
の間の段差も少なくすることができる。このようにして
、上層配線と良好なコンタクトをとることが可能となる
。 ［００１３］
【実施例】本発明の一実施例について図面を参照して説
明する。 ［００１４］まず、図１に示すように、半導体素子を形
成したＰ型シリコン基板１０１を準備する。ここで、半
導体素子を代表してＭＯＳ）−ランジスタのソースまた
はドレイン領域のＮ型拡散層１Ｏ２のみを示しである。 実際にはＭＯＳトランジスタの活性領域を区画するフィ
ールド酸化膜、活性領域上に設けられたゲート絶縁膜、
ゲート絶縁膜上に設けられたゲート電極などが存在して
いる。次に、層間絶縁膜１０３として化学的気相成長法
により酸化シリコン膜を厚さ１μｍ堆積する。層間絶縁
膜１０３を選択的にエツチングして下層の導＠領域であ
るＮ型拡散層１０２に達する。大きさ１．２μｍＸ１．
２μｍの貫通孔１０４を形成する。 ［００１５３次に、図２に示すように、リンを不純物と
して添加しつつ減圧化学的気相成長法により全面にドー
プトポリシリコン膜１０５を０４３μｍの厚さに成長さ
せる。成長温度は５５０℃から６５０℃、好ましくは６
００℃とし、ドープトポリシリコン膜１０５の不純物濃
度は立法センナメートル当り５Ｅ２０とする。ドープト
ポリシリコン膜１０５の厚さは、できるだけ厚い方が好
ましいが、厚すぎるとドープトポリシリコン膜１０５を
被着した後の貫通孔１０４ａの形状が大きくくずれる。 貫通孔１０４の大きさ、この例では１．２μｍの２５％
前後の厚さが適当である。 ［００１６］次に、図３に示すように、ノンドープポリ
シリコン膜１０６を１μｍの厚さ堆積し貫通孔１０４ａ
を埋め込む。不純物の添加を行なわないことを除き、成
長条件は前述したドープトポリシリコン膜１０５と同じ
である。ノンドープポリシリコン膜の厚さは、貫通孔１
０４ａの大きさ、ここでは０． ６μｍと同程度にする
と表面がほぼ平坦になる。 ［００１７１次に、六フッ化硫黄（ＳＦ６）による反応
性イオンエツチングにより、ポリシリコン膜を除去する
。厚さは０． ８から１．１μｍ、好ましくは、図４に
示すように、貫通孔以外の部分でドープトポリシリコン
膜１０５の表面がちょうど露出する厚さ（１μｍ）とす
る。六フッ化硫黄ガス流量は２０から３００ＳＣＣＭ、
好ましくは５０ＳＣＣＭ、圧力は５から６０ Ｐ ａ、
好ましくは３０Ｐａ、ドライエツチング装置の実効パワ
ー密度は平方センナメートル当り２から１５Ｗ、好まし
くは５Ｗである。 ［００１８１次に、同一のエツチング装置を用い、四フ
ッ化炭素（ＣＦ４）ガスによる反応性イオンエツチング
を行ない、図５に示すように、層間絶縁膜１０３表面に
残っているドープトポリシリコン膜１０５を除去する。 四フッ化炭素ガス流量は２０から２００ＳＣＣＭ、好ま
しくは５０ＳＣＣＭ、圧力は５から６０Ｐａ、好ましく
は３０Ｐａ、実行パワー密度は平方センナメートル当り
２から３０Ｗ、好ましくは８Ｗである。 ［００１９］反応性イオンエツチングではポリシリコン
膜の不純物によるエツチング速度の選択性が少なく、特
に四フッ化炭素ガスによる反応性イオンエツチングでは
ほどんど選択性が少ないので、表面がほぼ平坦な層間接
続体（図５の１０５，１０６から構成されている。）が
得られる。又、ＣＦ４を使用した反応性イオンエツチン
グによるポリシリコン膜のエツチングレートは約１００
ｎｍ／ｍｉｎであり、制御性もよい。従って層間絶縁膜
１０３と層間接続体１０５ １０６との間にほとんど段
差は生じない。従来技術のようにアスペクト比の大きい
溝が生じることはないわけである。 ［００２０１その後、改めて不純物ドーピングや熱処理
を行ないってもいが、その場合に、すでにドープトポリ
シリコン膜１０５が貫通孔の底面および側面に付着して
いるので、ノンドープポリシリコン膜１０６の底部にま
で不純物を導入する必要はない。 ［００２１３次に、図６に示すよう（−アルミニウム膜
を被着し、整形加工することにより、上層配線１０７を
形成する。層間接続体の表面は平坦で段差もないので、
上層配線１０７はドープトポリシリコン膜１０５と確実
な接触をとることができる。上層配線１０７とＮ型拡散
層１０２との間の抵抗は約６０Ωである。 ［００２２］この実施例において、六フッ化硫黄ガスに
よる反応性イオンエツチングを用いてノンドープポリシ
リコン膜をエツチングしたのは、エツチング速度が大き
いからである。従ってこの工程ではプラズマエツチング
などのより高速なエツチング手法を利用可能である。逆
に一貫して四フッ化炭素ガスによる反応性イオンエツチ
ングのみを利用してもよい。後者の場合、エツチング時
間は長くなるが、エツチング装置や工程が簡略になる。 又、表面の平坦性は一層確実に実現される。 ［００２３］以上、リンをドーパントとして使用する場
合について説明したが、ドーパントとしてはその外にヒ
素、ボロンなどを使用することができる。又、エツチン
グガスとしては四フッ化炭素ガスのほか、六フッ化二炭
素（Ｃ２Ｆ６）やへフッ化三炭素（Ｃ３Ｆ８）などのフ
ッ化炭素を使用することができる。さらには、複数のフ
ッ化炭素の混合ガスを使用することができる。 ［００２４］
明する。 ［００１４］まず、図１に示すように、半導体素子を形
成したＰ型シリコン基板１０１を準備する。ここで、半
導体素子を代表してＭＯＳ）−ランジスタのソースまた
はドレイン領域のＮ型拡散層１Ｏ２のみを示しである。 実際にはＭＯＳトランジスタの活性領域を区画するフィ
ールド酸化膜、活性領域上に設けられたゲート絶縁膜、
ゲート絶縁膜上に設けられたゲート電極などが存在して
いる。次に、層間絶縁膜１０３として化学的気相成長法
により酸化シリコン膜を厚さ１μｍ堆積する。層間絶縁
膜１０３を選択的にエツチングして下層の導＠領域であ
るＮ型拡散層１０２に達する。大きさ１．２μｍＸ１．
２μｍの貫通孔１０４を形成する。 ［００１５３次に、図２に示すように、リンを不純物と
して添加しつつ減圧化学的気相成長法により全面にドー
プトポリシリコン膜１０５を０４３μｍの厚さに成長さ
せる。成長温度は５５０℃から６５０℃、好ましくは６
００℃とし、ドープトポリシリコン膜１０５の不純物濃
度は立法センナメートル当り５Ｅ２０とする。ドープト
ポリシリコン膜１０５の厚さは、できるだけ厚い方が好
ましいが、厚すぎるとドープトポリシリコン膜１０５を
被着した後の貫通孔１０４ａの形状が大きくくずれる。 貫通孔１０４の大きさ、この例では１．２μｍの２５％
前後の厚さが適当である。 ［００１６］次に、図３に示すように、ノンドープポリ
シリコン膜１０６を１μｍの厚さ堆積し貫通孔１０４ａ
を埋め込む。不純物の添加を行なわないことを除き、成
長条件は前述したドープトポリシリコン膜１０５と同じ
である。ノンドープポリシリコン膜の厚さは、貫通孔１
０４ａの大きさ、ここでは０． ６μｍと同程度にする
と表面がほぼ平坦になる。 ［００１７１次に、六フッ化硫黄（ＳＦ６）による反応
性イオンエツチングにより、ポリシリコン膜を除去する
。厚さは０． ８から１．１μｍ、好ましくは、図４に
示すように、貫通孔以外の部分でドープトポリシリコン
膜１０５の表面がちょうど露出する厚さ（１μｍ）とす
る。六フッ化硫黄ガス流量は２０から３００ＳＣＣＭ、
好ましくは５０ＳＣＣＭ、圧力は５から６０ Ｐ ａ、
好ましくは３０Ｐａ、ドライエツチング装置の実効パワ
ー密度は平方センナメートル当り２から１５Ｗ、好まし
くは５Ｗである。 ［００１８１次に、同一のエツチング装置を用い、四フ
ッ化炭素（ＣＦ４）ガスによる反応性イオンエツチング
を行ない、図５に示すように、層間絶縁膜１０３表面に
残っているドープトポリシリコン膜１０５を除去する。 四フッ化炭素ガス流量は２０から２００ＳＣＣＭ、好ま
しくは５０ＳＣＣＭ、圧力は５から６０Ｐａ、好ましく
は３０Ｐａ、実行パワー密度は平方センナメートル当り
２から３０Ｗ、好ましくは８Ｗである。 ［００１９］反応性イオンエツチングではポリシリコン
膜の不純物によるエツチング速度の選択性が少なく、特
に四フッ化炭素ガスによる反応性イオンエツチングでは
ほどんど選択性が少ないので、表面がほぼ平坦な層間接
続体（図５の１０５，１０６から構成されている。）が
得られる。又、ＣＦ４を使用した反応性イオンエツチン
グによるポリシリコン膜のエツチングレートは約１００
ｎｍ／ｍｉｎであり、制御性もよい。従って層間絶縁膜
１０３と層間接続体１０５ １０６との間にほとんど段
差は生じない。従来技術のようにアスペクト比の大きい
溝が生じることはないわけである。 ［００２０１その後、改めて不純物ドーピングや熱処理
を行ないってもいが、その場合に、すでにドープトポリ
シリコン膜１０５が貫通孔の底面および側面に付着して
いるので、ノンドープポリシリコン膜１０６の底部にま
で不純物を導入する必要はない。 ［００２１３次に、図６に示すよう（−アルミニウム膜
を被着し、整形加工することにより、上層配線１０７を
形成する。層間接続体の表面は平坦で段差もないので、
上層配線１０７はドープトポリシリコン膜１０５と確実
な接触をとることができる。上層配線１０７とＮ型拡散
層１０２との間の抵抗は約６０Ωである。 ［００２２］この実施例において、六フッ化硫黄ガスに
よる反応性イオンエツチングを用いてノンドープポリシ
リコン膜をエツチングしたのは、エツチング速度が大き
いからである。従ってこの工程ではプラズマエツチング
などのより高速なエツチング手法を利用可能である。逆
に一貫して四フッ化炭素ガスによる反応性イオンエツチ
ングのみを利用してもよい。後者の場合、エツチング時
間は長くなるが、エツチング装置や工程が簡略になる。 又、表面の平坦性は一層確実に実現される。 ［００２３］以上、リンをドーパントとして使用する場
合について説明したが、ドーパントとしてはその外にヒ
素、ボロンなどを使用することができる。又、エツチン
グガスとしては四フッ化炭素ガスのほか、六フッ化二炭
素（Ｃ２Ｆ６）やへフッ化三炭素（Ｃ３Ｆ８）などのフ
ッ化炭素を使用することができる。さらには、複数のフ
ッ化炭素の混合ガスを使用することができる。 ［００２４］
【発明の効果】以上説明したように本発明は、半導体チ
ップの層間絶縁膜に貫通孔を設け、ドープトポリシリコ
ン膜とノンドープポリシリコン膜を順次に形成して貫通
孔を埋めたのち、フッ化炭素ガスによる反応性イオンエ
ツチングによりポリシリコン膜をエツチングし貫通孔を
埋め込む層間接続体を形成するので、層間接続体の表面
が平坦になり、上層の電極配線と良好な接触をとること
ができる。
ップの層間絶縁膜に貫通孔を設け、ドープトポリシリコ
ン膜とノンドープポリシリコン膜を順次に形成して貫通
孔を埋めたのち、フッ化炭素ガスによる反応性イオンエ
ツチングによりポリシリコン膜をエツチングし貫通孔を
埋め込む層間接続体を形成するので、層間接続体の表面
が平坦になり、上層の電極配線と良好な接触をとること
ができる。
【図１】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図２】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図３】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図４】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図５】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図６１本発明の一実施例の説明に使用する断面図であ
る。 【符号の説明】 １０１ Ｐ型シリコン基板 １０２ Ｎ型拡散層 １０３ 層間絶縁膜 １０４ 貫通孔 １０４ａ 貫通孔 １０５ ドープトポリシリコン膜 １０６ ノンドープポリシリコン膜 １０７ 上層配線
る。 【符号の説明】 １０１ Ｐ型シリコン基板 １０２ Ｎ型拡散層 １０３ 層間絶縁膜 １０４ 貫通孔 １０４ａ 貫通孔 １０５ ドープトポリシリコン膜 １０６ ノンドープポリシリコン膜 １０７ 上層配線
Claims (3)
- 【請求項１】半導体素子および層間絶縁膜を有する半導
体チップを用意する工程と、前記層間絶縁膜の表面から
下層の導電領域に達する貫通孔を形成する工程と、所定
の不純物を含むドープトポリシリコン膜を前記層間絶縁
膜の表面、前記貫通孔の側面および前記導電領域の露出
表面に被着する工程と、前記貫通孔の上方で表面がほぼ
平坦になるまでノンドープポリシリコン膜を前記ドープ
トポリシリコン膜上に堆積する工程と、前記ノンドープ
ポリシリコン膜を前記層間絶縁膜上に堆積した厚さとほ
ぼ等しい厚さ分エッチングにより除去する工程と、フッ
化炭素ガスを使用する反応性イオンエッチングにより前
記層間絶縁膜の表面を露出させ前記貫通孔を埋め込むポ
リシリコンからなる層間接続体を形成する工程とを有す
る半導体装置の製造方法。 - 【請求項２】前記ドープトポリシリコン膜にはリンが添
加されている請求項１記載の半導体装置の製造方法。 - 【請求項３】前記フッ化炭素ガスは四フッ化炭素ガスで
ある請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408881A JP2684846B2 (ja) | 1990-01-12 | 1990-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-5108 | 1990-01-12 | ||
| JP510890 | 1990-01-12 | ||
| JP2408881A JP2684846B2 (ja) | 1990-01-12 | 1990-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04208529A true JPH04208529A (ja) | 1992-07-30 |
| JP2684846B2 JP2684846B2 (ja) | 1997-12-03 |
Family
ID=26339004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408881A Expired - Fee Related JP2684846B2 (ja) | 1990-01-12 | 1990-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684846B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020030480A (ko) * | 2000-10-18 | 2002-04-25 | 박종섭 | 반도체장치의 플러그 형성방법 |
| WO2014185360A1 (ja) * | 2013-05-13 | 2014-11-20 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476719A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor device |
| JPH01211972A (ja) * | 1988-02-18 | 1989-08-25 | Sony Corp | 半導体装置の製造方法 |
-
1990
- 1990-12-28 JP JP2408881A patent/JP2684846B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476719A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor device |
| JPH01211972A (ja) * | 1988-02-18 | 1989-08-25 | Sony Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020030480A (ko) * | 2000-10-18 | 2002-04-25 | 박종섭 | 반도체장치의 플러그 형성방법 |
| WO2014185360A1 (ja) * | 2013-05-13 | 2014-11-20 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2684846B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH02304947A (ja) | 半導体デバイスの製造方法 | |
| KR100753083B1 (ko) | 반도체소자의 리세스채널 형성 방법 | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US5183781A (en) | Method of manufacturing semiconductor device | |
| US6368986B1 (en) | Use of selective ozone TEOS oxide to create variable thickness layers and spacers | |
| KR0131743B1 (ko) | 디램셀의 저장전극 형성방법 | |
| JPH07153832A (ja) | 半導体装置の製造方法 | |
| US6720233B2 (en) | Process for producing trench insulation in a substrate | |
| TWI686900B (zh) | 半導體元件結構以及在基板中形成半導體插塞的方法 | |
| EP0186976A2 (en) | Forming glass layers on semiconductor substrates | |
| JPH04208529A (ja) | 半導体装置の製造方法 | |
| KR101162258B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| JP2836371B2 (ja) | 半導体装置の製造方法 | |
| JP2002025936A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| KR950000847B1 (ko) | 금속배선막 형성방법 | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| US6365471B1 (en) | Method for producing PMOS devices | |
| KR100376258B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| JPS62160730A (ja) | 半導体装置の製造方法 | |
| JP3089708B2 (ja) | 半導体装置の製造方法 | |
| KR100291410B1 (ko) | 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법 | |
| KR100224722B1 (ko) | 반도체장치의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970715 |
|
| LAPS | Cancellation because of no payment of annual fees |