JP2002025936A - 半導体素子のコンタクトプラグ形成方法 - Google Patents

半導体素子のコンタクトプラグ形成方法

Info

Publication number
JP2002025936A
JP2002025936A JP2001084530A JP2001084530A JP2002025936A JP 2002025936 A JP2002025936 A JP 2002025936A JP 2001084530 A JP2001084530 A JP 2001084530A JP 2001084530 A JP2001084530 A JP 2001084530A JP 2002025936 A JP2002025936 A JP 2002025936A
Authority
JP
Japan
Prior art keywords
contact plug
seg
forming
doping
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001084530A
Other languages
English (en)
Other versions
JP4583646B2 (ja
Inventor
Dong Suk Shin
東 石 申
Yuseki Tei
又 碩 鄭
Hoshu Kin
鳳 洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002025936A publication Critical patent/JP2002025936A/ja
Application granted granted Critical
Publication of JP4583646B2 publication Critical patent/JP4583646B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Abstract

(57)【要約】 【課題】 ＳＥＧ法によって形成されたコンタクトプラ
グの不純物濃度減少による抵抗の増加を防止するため
に、コンタクトプラグをＳＥＧ法によって形成する途中
と形成後に、インサイツ(in-situ)でリンＰなどの不純
物をサーマルドーピング(Thermal Doping)して不純物濃
度を増加させることにより、抵抗を減少させて素子の電
気的特性を向上させることができる半導体素子のコンタ
クトプラグ形成方法を提供すること。 【解決手段】 本発明に係る半導体素子のコンタクトプ
ラグ形成方法は、半導体素子を形成するための各種の要
素が形成された半導体基板上にＳＥＧ法でＳＥＧコンタ
クトプラグを成長させる段階と、ＳＥＧコンタクトプラ
グを成長させる途中で不純物をサーマルドーピングする
段階と、ＳＥＧコンタクトプラグを成長させた後、不純
物をサーマルドーピングする段階とを含んでなることを
特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のコンタ
クトプラグ形成方法に係り、特にＳＥＧ(Selective Epi
taxial Growth)法によって形成されたコンタクトプラグ
の不純物濃度の減少を防止して抵抗を低めることができ
る半導体素子のコンタクトプラグ形成方法に関する。
【０００２】
【従来の技術】プラグ選択成長技術の半導体素子への利
用はセルサイズの縮小と工程単純化の次元で高く評価さ
れている。しかし、１ギガビット以上のＤＲＡＭ素子開
発において、ビット線コンタクト(Bit Line Contact)及
びキャパシタストレージコンタクト(Capacitor Storage
Contact)形成のためのＳＥＧ工程を適用する場合、工
程条件が非常に重要である。
【０００３】１ギガビット以上のＤＲＡＭ素子ではコン
タクト面積(Contact Area)が更に小さくなるので、一般
的に用いられてきたポリシリコンをコンタクトプラグに
適用し難くなる。その理由はコンタクト面積が減少する
ほど接触抵抗は段々大きくなることにある。即ち、シリ
コン基板と同一の単結晶で成長したプラグＳＥＧを適用
する場合、シリコンとの界面抵抗を最小化することによ
り、コンタクト面積減少による抵抗増加を抑制すること
ができる。しかし、ポリシリコンにおいてリンＰのドー
ピング濃度が１Ｅ２１ａｔｏｍｓ／ｃｃ以上であるのに
比べて、ＳＥＧを成長させる場合にはＰ濃度が１Ｅ２０
ａｔｏｍｓ／ｃｃ以上にドーピングされない。これはＳ
ＥＧプラグ工程を実際適用した場合、抵抗増加要因とな
る虞がある。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、ＳＥＧ法によって形成されたコンタクトプラグの不
純物濃度減少による抵抗の増加を防止するために、コン
タクトプラグをＳＥＧ法によって形成する途中と形成後
に、インサイツ(in-situ)にてリンＰなどの不純物をサ
ーマルドーピング(Thermal Doping)して不純物濃度を増
加させることにより、抵抗を減少させて素子の電気的特
性を向上させることができる半導体素子のコンタクトプ
ラグ形成方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る半導体素子のコンタクトプラグ形成方法
は、半導体素子を形成するための各種の要素が形成され
た半導体基板上にＳＥＧ法でＳＥＧコンタクトプラグを
成長させる段階と、ＳＥＧコンタクトプラグを成長させ
る途中で不純物をサーマルドーピングする段階と、ＳＥ
Ｇコンタクトプラグを成長させた後、不純物をサーマル
ドーピングする段階とを含んでなることを特徴とする。
【０００６】前記段階において、ＳＥＧコンタクトプラ
グはポリシリコン層を成長させて形成する。
【０００７】不純物をドーピングするサーマルドーピン
グは８００〜９５０℃の温度範囲で２０〜２００Ｔｏｒ
ｒの圧力をもってＨ2及びＰＨ3ガスを用いて実施する。
ＰＨ 3ガスはＨ2ガスを用いて１〜１０％に希釈した後、
１００〜５０００ｓｃｃｍの流量で供給する。Ｈ2ガス
の流入量を１〜１０ｓｌｍとする。
【０００８】コンタクトプラグを形成する途中で実施す
るサーマルドーピングは、コンタクトプラグをＳＥＧ法
により１００〜５００Å程度形成してから実施する。
【０００９】
【発明の実施の形態】以下、添付図に基づいて本発明の
実施例を詳細に説明する。
【００１０】図１は本発明に係る半導体素子のコンタク
トプラグ形成方法を説明するための断面図である。
【００１１】図１（ａ）を参照すると、素子分離膜２０
を有する半導体基板１０上に層間絶縁膜３０を形成した
後、層間絶縁膜３０をパターニングして半導体基板１０
の接合部表面が露出するようにコンタクトホールを形成
する。
【００１２】図１（ｂ）を参照すると、露出した半導体
基板１０上にコンタクトプラグ用ＳＥＧシリコン４０を
成長させつつ、途中で不純物をサーマルドーピング(The
rmalDoping)する。サーマルドーピングはコンタクトプ
ラグ用ＳＥＧシリコン層４０が１００〜５００Å程度成
長したときに実施し、８００〜９５０℃の温度範囲と２
０〜２００Ｔｏｒｒの圧力でＰＨ3及びＨ2ガスを用いて
実施する。ここで、Ｈ 2ガスの流入量は１〜１０ＳＬＭ
の範囲内とする。ＰＨ3ガスはＨ2ガスを用いて１〜１０
％に稀釈して１００〜５０００ｓｃｃｍの範囲で供給す
る。
【００１３】初期成長したＳＥＧポリシリコン層は欠陥
(defect)により抵抗が増加する虞があるが、成長初期に
形成されたＳＥＧポリシリコン層にサーマルドーピング
を適用することにより、ＳＥＧポリシリコン層とシリコ
ン接触部分の抵抗を最小化することができる。
【００１４】図１（ｃ）を参照すると、コンタクトプラ
グ用ＳＥＧシリコン層４０を完全に成長させて層間絶縁
膜３０のコンタクトホールを完全に埋め込んだ後、図１
ｂで実施したサーマルドーピングを再び実施する。
【００１５】一般に、ポリシリコンにおいてリンＰの濃
度が１Ｅ２１ａｔｏｍｓ／ｃｃであり、これに対して、
コンタクトプラグを形成するために成長させたＳＥＧポ
リシリコン層の不純物濃度は１Ｅ２０ａｔｏｍｓ／ｃｃ
以上にはドーピングされない。このような現象はコンタ
クトプラグにおける抵抗増加要因として作用して素子の
動作及び性能を低下させる原因となる。前述において、
コンタクトプラグ用ＳＥＧポリシリコン層４０を成長さ
せる途中及び成長後に不純物を注入するサーマルドーピ
ングを実施することは、不純物濃度が減少して抵抗成分
が増加することを防止するためである。
【００１６】前記ＳＥＧポリシリコン層の成長途中及び
成長後にサーマルドーピングを実施して不純物濃度を補
償する工程は、メモリ素子のビット線コンタクトプラグ
やキャパシタのストレージ電極コンタクトプラグなど各
種素子のコンタクトプラグを利用する工程に適用するこ
とができる。
【００１７】
【発明の効果】上述したように、本発明はコンタクトプ
ラグ用ポリシリコンをＳＥＧ法で成長させてコンタクト
プラグを形成する途中及び形成後にインサイツで不純物
をドーピングして抵抗を減少させることにより、素子の
電気的特性を向上させる効果がある。
【図面の簡単な説明】
【図１】図１（ａ）乃至図１（ｃ）は本発明に係る半導
体素子のコンタクトプラグ形成方法を説明するために示
す図である。
【符号の説明】
１０ 半導体基板 ２０ 素子分離膜 ３０ 層間絶縁膜 ４０ ＳＥＧポリシリコン層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 (72)発明者 金 鳳 洙 大韓民国 ソウル 九老区 開峰洞 304 −26番地

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を形成するための各種の要素
    が形成された半導体基板上にＳＥＧ法でＳＥＧコンタク
    トプラグを成長させる段階と、 前記ＳＥＧコンタクトプラグを成長させる途中で不純物
    をサーマルドーピングする段階と、 前記ＳＥＧコンタクトプラグを成長させた後、不純物を
    サーマルドーピングする段階とからなることを特徴とす
    る半導体素子のコンタクトプラグ形成方法。
  2. 【請求項２】 前記ＳＥＧコンタクトプラグはポリシリ
    コン層を用いて形成することを特徴とする請求項１記載
    の半導体素子のコンタクトプラグ形成方法。
  3. 【請求項３】 前記サーマルドーピングは８００〜９５
    ０℃の温度範囲で２０〜２００Ｔｏｒｒ圧力をもってＨ
    2及びＰＨ3ガスを用いて実施することを特徴とする請求
    項１記載の半導体素子のコンタクトプラグ形成方法。
  4. 【請求項４】 前記ＰＨ3ガスはＨ2ガスを用いて１〜１
    ０％に稀釈した後、１００〜５０００ｓｃｃｍの流量で
    供給することを特徴とする請求項３記載の半導体素子の
    コンタクトプラグ形成方法。
  5. 【請求項５】 前記Ｈ2ガスの流入量を１〜１０ｓｌｍ
    とすることを特徴とする請求項３記載の半導体素子のコ
    ンタクトプラグ形成方法。
  6. 【請求項６】 前記コンタクトプラグを形成する途中で
    実施するサーマルドーピングは前記コンタクトプラグを
    ＳＥＧ法で１００〜５００Å程度形成してから実施する
    ことを特徴とする請求項１記載の半導体素子のコンタク
    トプラグ形成方法。
JP2001084530A 2000-06-27 2001-03-23 半導体素子のコンタクトプラグ形成方法 Expired - Fee Related JP4583646B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-35680 2000-06-27
KR10-2000-0035680A KR100407683B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
JP2002025936A true JP2002025936A (ja) 2002-01-25
JP4583646B2 JP4583646B2 (ja) 2010-11-17

Family

ID=19674201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084530A Expired - Fee Related JP4583646B2 (ja) 2000-06-27 2001-03-23 半導体素子のコンタクトプラグ形成方法

Country Status (4)

Country Link
US (1) US6399488B2 (ja)
JP (1) JP4583646B2 (ja)
KR (1) KR100407683B1 (ja)
DE (1) DE10104780B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035857A (ko) * 1999-10-04 2001-05-07 윤종용 반도체소자 및 그 제조방법
KR100596834B1 (ko) * 2003-12-24 2006-07-04 주식회사 하이닉스반도체 반도체소자의 폴리실리콘 플러그 형성방법
US20080286967A1 (en) * 2007-05-18 2008-11-20 Atmel Corporation Method for fabricating a body to substrate contact or topside substrate contact in silicon-on-insulator devices
US8815735B2 (en) 2012-05-03 2014-08-26 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
KR20160018221A (ko) * 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법
KR102240024B1 (ko) 2014-08-22 2021-04-15 삼성전자주식회사 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115372A (ja) * 1984-07-02 1986-01-23 Toshiba Corp 半導体装置およびその製造方法
JPS62108541A (ja) * 1985-11-07 1987-05-19 Matsushita Electronics Corp 半導体装置の製造方法
JPH01205525A (ja) * 1988-02-12 1989-08-17 Sony Corp コンタクトホールの穴埋め方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298747A (ja) * 1985-10-25 1987-05-08 Fujitsu Ltd 半導体装置の製造方法
JPH0812918B2 (ja) * 1986-03-28 1996-02-07 株式会社東芝 半導体装置の製造方法
US5378652A (en) * 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
JPH0497519A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
US5134454A (en) * 1990-09-26 1992-07-28 Purdue Research Foundation Self-aligned integrated circuit bipolar transistor having monocrystalline contacts
JPH04163914A (ja) * 1990-10-29 1992-06-09 Nec Corp 半導体装置の製造方法
JPH05217916A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体装置の製造方法
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
SE508635C2 (sv) * 1995-11-20 1998-10-26 Ericsson Telefon Ab L M Förfarande för selektiv etsning vid tillverkning av en bipolär transistor med självregistrerande bas-emitterstruktur
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115372A (ja) * 1984-07-02 1986-01-23 Toshiba Corp 半導体装置およびその製造方法
JPS62108541A (ja) * 1985-11-07 1987-05-19 Matsushita Electronics Corp 半導体装置の製造方法
JPH01205525A (ja) * 1988-02-12 1989-08-17 Sony Corp コンタクトホールの穴埋め方法

Also Published As

Publication number Publication date
US20020009882A1 (en) 2002-01-24
US6399488B2 (en) 2002-06-04
DE10104780B4 (de) 2009-07-23
KR20020001246A (ko) 2002-01-09
JP4583646B2 (ja) 2010-11-17
DE10104780A1 (de) 2002-01-31
KR100407683B1 (ko) 2003-12-01

Similar Documents

Publication Publication Date Title
JP4057906B2 (ja) コンタクト抵抗を減少させたコンタクトプラグ形成方法
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
JP2006303402A (ja) 固相エピタキシー方式を用いた半導体素子のコンタクト形成方法
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR0131743B1 (ko) 디램셀의 저장전극 형성방법
KR100523881B1 (ko) 반도체 메모리 및 반도체 메모리 셀을 제조하는 방법
JP3149910B2 (ja) 半導体装置の製造方法
JP2002025936A (ja) 半導体素子のコンタクトプラグ形成方法
KR100517328B1 (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
KR20060075953A (ko) 반도체소자의 콘택 형성 방법
KR100524802B1 (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
JP2684846B2 (ja) 半導体装置の製造方法
KR100431302B1 (ko) 시스템 온 칩 소자의 제조방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100278276B1 (ko) 선택성장법을이용한콘택플러그형성방법
KR100645205B1 (ko) 선택적 에피텍셜 성장 공정을 적용하는 반도체 소자의제조 방법
KR100668821B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US20090212365A1 (en) Semiconductor device and method of manufacturing the same
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
US7674693B2 (en) Method for manufacturing semiconductor device
KR20050003144A (ko) 수소를 이용하여 자연산화막을 제거한 반도체 소자 제조방법
KR20100044557A (ko) 반도체 소자의 제조방법
KR20080062736A (ko) 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees