JPH0497519A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0497519A
JPH0497519A JP21554490A JP21554490A JPH0497519A JP H0497519 A JPH0497519 A JP H0497519A JP 21554490 A JP21554490 A JP 21554490A JP 21554490 A JP21554490 A JP 21554490A JP H0497519 A JPH0497519 A JP H0497519A
Authority
JP
Japan
Prior art keywords
growth
polysilicon
film
silicon substrate
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21554490A
Other languages
English (en)
Inventor
Toru Aoyama
亨 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21554490A priority Critical patent/JPH0497519A/ja
Publication of JPH0497519A publication Critical patent/JPH0497519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に間し、特に選択ポリシ
リコン成長法に関するものである。
〔従来の技術〕
酸化膜で覆われたシリコン基板の開口部に選択的にシリ
コンを成長する穴埋め技術として、選択エピタキシャル
成長がある(特開昭57−37829)。
これは第4図(a)に示すように、コンタクト孔8を有
する絶縁膜12で覆われた単結晶シリコン基板7に、第
4図(b)に示すようにシリコンエピタキシャル層13
を成長させる。
このとき周りの絶縁膜12上にはシリコンを堆積させる
ことなく、穴を埋めるように単結晶シリコン7上にのみ
、下地の単結晶シリコン7と同じ結晶方位の単結晶シリ
コンからなるエピタキシャル層13を、絶縁膜12とほ
ぼ等しい厚さに成長させる。
第4図(a)の状態で配線層を形成しようとすると、第
5図(a)に示すように、電極配線層14に薄い部分が
生じて高抵抗化や断線の危険性の問題があるが、選択エ
ピタキシャル成長のあと第4図(b)の状態で配線層を
形成すると、第5図(b)に示すように、平坦な配線層
14を形成することができる。
選択エピタキシャル成長はジクロロシラン(S1H2C
ρ2)などのシラン系ガスを水素(H2)で熱分解ある
いは還元して、単結晶シリコン基板7にシリコンエピタ
キシャル層13を堆積させると同時に、絶縁膜12の上
に堆積するポリシリコンを塩化水素(HCJ)でエツチ
ングすることにより実現される。
塩化水素の流量を選ぶことにより絶縁膜12の上にはポ
リシリコンが堆積することなく、コンタクト孔8のみに
シリコンエピタキシャル層13が成長する選択エピタキ
シャル成長になる。
成長条件の1例をあげると、成長温度850℃でジクロ
ロシラン:塩化水素=2=1になるように、ジクロロシ
ラン(SiHzCfflz>などのシラン系ガス、水素
(H2)および塩化水素(HCj)のガスを流す。
もう1つの選択ポリシリコン成長は、第4図(C)に示
すようにコンタクト孔8にポリシリコン膜10を成長さ
せるものであル。
バイポーラトランジスタのエミッタ形成の際に、特に穴
埋めによる平坦化技術が重要になっている。
単結晶シリコン基板に直接Asをイオン注入すると浅い
エミッタ接合を形成することができないので、高いt流
増幅率や高周波特性を得るためことができない。
そのためNPN)−ランジスタの場合、第6図(a)に
示すようにベース層15を形成し、コンタクト孔8を有
する酸化シリコン膜9を形成したのち、第6図(b)に
示すように、コンタクト孔8に厚さ200nmのポリシ
リコン膜10を堆積する。
そのあと第6図(C)、(d)に示すように、Asなど
のN型の不純物をイオン注入し、アニル熱処理により拡
散して浅いN型エミツタ層16を形成する。ポリシリコ
ン膜10は通常エミッタ配線の引出しを兼ねている。
従来は単結晶シリコン基板7の上に通常のポリシリコン
膜10を成長させるだけであったが、集積回路のパター
ン微細化に伴い、コンタクト孔のサイズがサブミクロン
のオーダーに達してアスペクト比が大きく、平坦化の技
術が重要となり選択ポリシリコン成長が重要になってき
た。
さらに選択的に金属シリサイド層を埋設したコンタクト
孔に選択的にシリコンを成長させる方法がある(特開昭
58−34916>。
この場合は選択性を与えるために金属シリサイド層を必
要とて工数が増えるうえに、エミッタ形成に利用するこ
とができない。
第4図(C)のように直接単結晶シリコン基板7上のコ
ンタクト孔8を埋める選択ポリシリコン膜10の成長は
実用化されていない。
選択エピタキシャル成長の成長温度を750℃に下げ、
ガスの条件をジクロロシラン:塩化水素=8:1に変え
ることによって、第4図(c)に示すようにエピタキシ
ャル膜13に代わってポリシリコン膜10がコンタクト
孔8の中に堆積する選択ポリシリコン成長が実現される
〔発明が解決しようとする課題〕
従来のポリシリコン成長法においては、シリコン上にの
み成長させるなめ塩化水素でエツチングしながら成長し
ている。また成長温度を上げるとエピタキシャル成長と
なってしまい多結晶化しないために成長温度を上げられ
ない。
そのため成長速度が選択エピタキシャル成長に対して約
1桁遅いという欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、成長初期の段階では
、低温の選択ポリシリコン成長の条件でシリコン基板上
にポリシリコン薄膜の下地をつくり、つぎに高温の選択
エピタキシャル成長の条件で、引き続きポリシリコン膜
を成長させるものである。
〔実施例〕
はじめに本発明で用いるポリシリコン膜の気相成長装置
について、第1図を参照して説明する。
石英ガラスでできたチャンバー3の中で、回転している
基板支持台5の上に被成長基板4が固定されている。
被成長基板4は、チャンバー3の周りの赤外線ランプ2
によって所定の温度に加熱されている。
チャンバー3の上部には、反応ガス導入口lが設けられ
ており、シリコン薄膜を成長させるためのジクロロシラ
ンなどのシラン系ガス、水素および塩化水素が被成長基
板4に吹き付けられている。
成長に関与しなかったガスは、ガス排出口6を通って真
空ポンプで排気される。
つぎに本発明の第1の実施例について、第2図(a)〜
(c)を参照して説明する。
はじめに第2図(a)に示すように単結晶シリコン基板
7に厚さ500nmの酸化シリコン膜9を形成し、さら
にサブミクロンないし数ミクロンの大きさの平面寸法の
コンタクト孔8を形成する。
つぎに第2図(b)に示すように、チャンバー内圧力は
30To o r、温度750℃でジクロロシランを4
0QSCCm、塩化水素を50secm、ジクロロシラ
ンと塩化水素の比が8=1になるように20分間流して
、単結晶シリコン基板7上に選択的に厚さ30nmの薄
いポリシリコン膜10を成長させた。
つぎに第2図(c)に示すようにいったん成長を止めて
温度を850℃に上げたのち、ジクロロシランと塩化水
素の比を2=1となるようにジクロロシラン300se
cm、塩化水素150secm流して10分間成長させ
た。するとポリシリコンが、ポリシリコン膜10の上に
のみに選択的に成長し、厚さ200nmの厚いポリシリ
コン膜10が成長した。
厚さ200nmの選択多結晶シリコンは、バイポーラト
ランジスタのエミッタ形成を想定したものである。
850℃の成長条件のときの成長速度は17nm/mi
nと750℃の成長速度(1,5nm、/mi n)に
比べると約10倍となる。
850℃の条件でシリコン薄膜をいきなり単結晶シリコ
ン基板7に成長させると選択エピタキシャル成長になっ
てしまい、ポリシリコンを上記のような速い速度で成長
させることはできなかった。
本発明では、最初に下地となるさまざまな結晶方位をも
つポリシリコンを成長させてから、そのあとで高温にし
てもエピタキシャル化することなくポリシリコンの選択
成長を続けることができた。
本実施例において、温度を850℃に上げる時間も考慮
して、厚さ200nmの選択ポリシリコンを成長させる
のに合計50分を要し、実質のガスを流している成長時
間は30分であった。
従来の方法では1回成長させるのに100分かかってい
たので、本発明によれば、成長速度は実効的に2倍に増
加したことになる。
つぎに本発明の第2の実施例として、コンタクト孔の穴
埋めについて第3図(a)〜(c)を参照して説明する
。ここで用いた装置は、実施例1と同じものである。
はじめに第3図(a)に示すように、シリコン基板7上
に、コンタクト孔8を有し、絶縁膜となる厚さ500n
mのP S G (phospho−silicate
 glass)膜11を形成する。
つぎに第3図(b)、(c)に示すように、コンタクト
孔8の中にPSGIIllと同じ厚さのポリシリコン膜
10を選択成長させる。
成長条件は第1の実施例と同様に、まず第3図(b)に
示すように、750℃で下地となる厚さ30nmのポリ
シリコン膜10を20分間成長させる。
つぎに第3図(c)に示すように、いったん成長を止め
、850℃に昇温してからポリシリコン膜10をジクロ
ロシラン300secmに対して塩化水素150sec
mの条件で30分間成長し、PSG膜11に開けたコン
タクト孔8をポリシリコン膜lOで埋めた。
その結果、コンタクト孔8の中に厚さ500nmのポリ
シリコン膜lOを成長させるのに費やした時間は、温度
を750℃から800℃に上げる時間もいれて70分で
あった。従来の750℃のみの成長方法だと、成長速度
が1.5nm/minと遅いため、500nm成長させ
るのに300分かかってしまうのに対して大幅に成長時
間の短縮がはかれたことになる。
このようなコンタクト孔の穴埋めの場合は、エミッタ形
成の場合よりも大きい成長膜厚を要するので、効果がさ
らに大きくなる。
〔発明の効果〕
成長初期の段階では、低温の選択ポリシリコン成長の条
件でシリコン基板上にポリシリコンff膜の下地をつく
り、つぎに高温の選択エピタキシャル成長の条件で、引
き続きポリシリコン膜を成長させることにより、成長時
間の短縮が実現でき、スルーブツトの大幅な向上ができ
る効果がある。
【図面の簡単な説明】
第1図は本発明で用いた選択ポリシリコン用の気相成長
装置の断面図、第2図(a)〜(c)は本発明の第1の
実施例を工程順に示す断面図、第3図(a)〜(c)は
本発明の第2の実施例を工程順に示す断面図、第4図(
a)〜(c)は従来技術による選択成長を示す断面図、
第5図(a)(b)は電極配線を示す断面図、第6図(
a)〜(d)はNPN)−ランジスタのエミッタ形成を
工程順に示す断面図である。 1・・・反応ガス導入口、2・・・赤外線ランプ、3・
・・チャンバー、4・・・被成長基板、5・・・基板支
持台、6・・・ガス排出口、7・・・単結晶シリコン基
板、8・・・コンタクト孔、9・・・酸化シリコン膜、
1o・・・ポリシリコン膜、11・・・PSGWi、1
2・・・絶縁膜、13・・・シリコンエピタキシャル層
、14・・・電極配線層、15・・・ベース層、16・
・・エミツタ層。

Claims (1)

    【特許請求の範囲】
  1.  開口部を有する酸化シリコン膜で被覆された単結晶シ
    リコン基板に、第1の成長温度でポリシリコンを前記開
    口部に薄く選択成長させたのち、前記第1の成長温度よ
    りも高い第2の成長温度でポリシリコンを前記開口部に
    厚く選択成長させることを特徴とする半導体装置の製造
    方法。
JP21554490A 1990-08-15 1990-08-15 半導体装置の製造方法 Pending JPH0497519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21554490A JPH0497519A (ja) 1990-08-15 1990-08-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21554490A JPH0497519A (ja) 1990-08-15 1990-08-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0497519A true JPH0497519A (ja) 1992-03-30

Family

ID=16674188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21554490A Pending JPH0497519A (ja) 1990-08-15 1990-08-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0497519A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065514A (ja) * 1992-06-23 1994-01-14 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の選択的成長方法
US5342792A (en) * 1986-03-07 1994-08-30 Canon Kabushiki Kaisha Method of manufacturing semiconductor memory element
US5387538A (en) * 1992-09-08 1995-02-07 Texas Instruments, Incorporated Method of fabrication of integrated circuit isolation structure
JPH08139017A (ja) * 1994-11-11 1996-05-31 Nec Corp 半導体装置の製造方法
KR100334961B1 (ko) * 1998-12-30 2002-06-20 박종섭 반도체장치의 다층 금속배선 형성 방법
KR100407683B1 (ko) * 2000-06-27 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
JP2007005380A (ja) * 2005-06-21 2007-01-11 Toshiba Corp 半導体装置
US7402487B2 (en) * 2004-10-18 2008-07-22 Infineon Technologies Richmond, Lp Process for fabricating a semiconductor device having deep trench structures
JP2009088305A (ja) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2010171101A (ja) * 2009-01-21 2010-08-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342792A (en) * 1986-03-07 1994-08-30 Canon Kabushiki Kaisha Method of manufacturing semiconductor memory element
JPH065514A (ja) * 1992-06-23 1994-01-14 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の選択的成長方法
US5387538A (en) * 1992-09-08 1995-02-07 Texas Instruments, Incorporated Method of fabrication of integrated circuit isolation structure
JPH08139017A (ja) * 1994-11-11 1996-05-31 Nec Corp 半導体装置の製造方法
KR100334961B1 (ko) * 1998-12-30 2002-06-20 박종섭 반도체장치의 다층 금속배선 형성 방법
KR100407683B1 (ko) * 2000-06-27 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US7402487B2 (en) * 2004-10-18 2008-07-22 Infineon Technologies Richmond, Lp Process for fabricating a semiconductor device having deep trench structures
JP2007005380A (ja) * 2005-06-21 2007-01-11 Toshiba Corp 半導体装置
JP2009088305A (ja) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2010171101A (ja) * 2009-01-21 2010-08-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Similar Documents

Publication Publication Date Title
JP3207832B2 (ja) エピタキシャル成長した半導体ウエーハを製造するためのcvd反応器及び方法
JPH0497519A (ja) 半導体装置の製造方法
JP3526035B2 (ja) 窒素膜の形成方法
JP3324573B2 (ja) 半導体装置の製造方法および製造装置
JPH05259091A (ja) 半導体装置の製造方法
JP3424069B2 (ja) エピタキシャルシリコン基板の製造方法
JPH10511507A (ja) 選択的に堆積された半導体領域を有する半導体装置の製造
JPH0574669A (ja) 半導体装置の製造方法
JP3018408B2 (ja) 半導体装置の製造方法
JPH04237134A (ja) エピタキシャルウェハーの製造方法
CN116525418B (zh) 基于111晶向的硅外延片制备方法、硅外延片及半导体器件
JPH03169010A (ja) 半導体装置の製造方法
JP3007525B2 (ja) 不純物ドープ多結晶シリコン薄膜の製造方法
JPH05251358A (ja) 半導体装置の製造方法
JPH05217889A (ja) 半導体装置の製造方法
JPS6235539A (ja) 半導体装置の製造方法
JPH04124814A (ja) Soi基板の作製方法
JP2003528443A5 (ja)
JPH05335261A (ja) 単結晶半導体薄膜の形成方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JP3112796B2 (ja) 化学気相成長方法
JPS60105227A (ja) 半導体装置の製造方法
JPH049371B2 (ja)
JP2000100736A (ja) エピタキシャル成長方法
JPH02128418A (ja) 半導体装置の製造方法