JPH03169010A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03169010A
JPH03169010A JP2046027A JP4602790A JPH03169010A JP H03169010 A JPH03169010 A JP H03169010A JP 2046027 A JP2046027 A JP 2046027A JP 4602790 A JP4602790 A JP 4602790A JP H03169010 A JPH03169010 A JP H03169010A
Authority
JP
Japan
Prior art keywords
tungsten film
semiconductor device
chemical vapor
vapor deposition
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2046027A
Other languages
English (en)
Inventor
Ui-Song Kim
キン・ウィスン
Kwang-Ok Ko
コ・クァンオク
Son-Hu Park
パック・スォンフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH03169010A publication Critical patent/JPH03169010A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に関するもので、特に金
属配線形或時、選択的化学気相蒸着法によってタングス
テン膜を形成して、接触口部位における段差被覆性を向
上させる方法に関するものである。
（従来の技術） 半導体装置が漸次高集積化されて行くにしたがって、金
属配線形戒時、接触口における段差被覆性が大きな問題
となってきているが、このような段差被覆性の問題を解
決するために、選択的化学気相蒸着法で接触口部位にお
いてのみタングステン膜を形戒する方法が提案された。
第１図は従来の選択的化学気相蒸着法によって形戒され
たタングステン膜の断面図を示したものである。
図から見られるように、半導体基板１上に不純物を拡敗
させ接合Ｎ２を形成し、その上に絶縁膜３を塗布した後
、通常の写真食刻工程を経て接触口を形戒する。接触口
を形成した後、この接触口にのみ化学気相蒸着法によっ
てタングステン膜４を選択的に成長させる。
このとき、タングステン膜４を２５０℃程度の低温状態
で成長させる場合には、タングステン膜の蒸着速度は遅
いが、第２（イ）図に示すように、良好な漏れ電流を得
ることができる。しかしながら、タングステン膜４を４
５０℃程度の高温状態で或長させる場合には、タングス
テン膜の蒸着速度が速い反面、漏れ電流の特性が第２（
口）図に示すように悪くなる問題があった。
（発明が解決しようとする課題） 本発明は上記の問題点を解決するためのものであって、
金属配線形戒時、接触口に低温状態でタングステン膜を
化学的気相蒸着法で或長させ、さらに高温状態でタング
ステン膜を化学的気相蒸着法で威長させてタングステン
膜の蒸着速度を増加させる半導体装置の製造方法を提供
することを目的とする。
本発明の他の目的は上記の如くタングステン膜を２回に
わたって成長させて接触口における段差被覆性を向上さ
せながら漏れ電流を少なくすることにある。
（課題を解決するための手段） 上記の目的を達成するために、本発明は接合層が形成さ
れた半導体基板上に絶縁膜を形成し、前記接合層上部に
接触口を形成した後、該接触口を通じて前記接合層と金
属配線を行う半導体装置の製造方法において、金属配線
形成時、金属配線の接触口にタングステン膜を、好まし
くは２５０℃以下の低温状態で、選択的に化学気相蒸着
させる第一工程と、接触口内に戒長させた前記タングス
テン膜上に、好ましくは３５０゜Ｃ以上の高温状態で、
タングステン膜を選択的に化学気相蒸着させる第二工程
が連続的に行われることを特徴とする。
（実施例） 以下、本発明の実施例を添付の図面に基づいて詳細に説
明する。
第３図は本発明の実施例による半導体装置の断面図を示
したものである。
図面において、基板に形成された素子部分は省略するが
、基板の所定素子部分と接触する部分は、必要な部位に
おいて絶縁膜を通じて接触口を形或することにより接続
されることは既によく知られた事実である。
第３図を参照すると、半導体基板１上に接合層２を形戒
した後、この接合層２上に絶縁膜３を厚く形成する。そ
の後、接合層２と金属配線を形或するために写真食刻工
程を経て絶縁膜３を食刻することにより接合層２上に接
触口を形或する。
この接触口にのみタングステン膜を成長させるために、
２５０℃以下の低温状態で選択的にタングステン膜４ｌ
を１０００人程度の厚さに化学気相蒸着させる。２５０
℃以下の低温状態でタングステン膜を化学藩着させるの
は、漏れ電流の増加を防止するためであり、このとき、
タングステン膜の化学蒸着条件はＳｉｇｎガス２．５　
ＳＣＣＭ　（Ｓｔａｎｄａｒｄ　ＣｕｂｉｃＣｅｎｔｉ
ｍｅｔｅｒ　ｐｅｒ　Ｍｉｎｕｔｅ）、ＷＦ６ガス４．
２　ＳＣＣＭ、Ｈ２ガス１７５　ＳＣＣＭ、Ａｒガス５
　ＳＣＣＭが流れるようにし、１２０　ｍＴｏｒｒの圧
力下で２６秒間実施した。
又、タングステン膜の化学気相薫着時、ウェハーは１枚
ずつ進行し、このウェハーを赤外線ランプを使用して加
熱する方式をとった。
つぎに、上記蒸着されたタングステン膜４１上に３５０
℃以上の高温状態で、タングステン膜４２を選択的に化
学気相蒸着させた。このときタングステン膜４２の化学
気相蒸着条件は、温度が３５０℃以上の高温状態である
ことを除いては、タングステン膜４ｌを蒸着させるとき
と同一であり、蒸着時間は接触口に形成されるタングス
テン膜の厚さによって決定される。
このような方法で接触口内にタングステン膜を形成させ
ると、第４図に示すように、漏れ電流特性を安定して維
持することができるし、又、タングステン膜の蒸着速度
を増加させることができる。
上記タングステン膜４１、４２を化学気相蒸着させる工
程は、１つのチェンバー内で連続的に実施されるか、又
は第１のチェンバー内で低温状態でタングステン膜４１
を化学気相蒸着させる工程が行われた後、他のチェンバ
ー内で高温状態でタングステン膜４２を化学気相蒸着さ
せる工程が大気に露出されることなく連続的に行われる
。
（発明の効果） 上記の本発明によればタングステン膜を連続して二工程
で、好ましくは低温状態で化学気相革着させた後、更に
高温状態で化学気相蒸着させることにより、漏れ電流特
性を安定して維持しながら、タングステン膜の蒸着速度
を２倍以上に増加させることができる。これにより半導
体装置の生産性を大きく向上させることができる利点が
ある。
【図面の簡単な説明】
第１図は従来の選択的化学気相蒸着法によって形成され
た半導体装置の概略断面図。 第２図は従来の選択的化学気相蒸着法によって形成され
たタングステン膜の漏れ電流特性を表したものであって
、（イ）はタングステン膜を低温で蒸着させたときのも
のであり、（口〉はタングステン膜を高温で蒸着させた
ときのタングステン膜の漏れ電流特性図。 第３図は本発明実施例の選択的化学気相蒸着法によって
形成された半導体装置の概略断面図。 第４図は本発明実施例の選択的化学気相蒸着法によって
形成されたタングステン膜の漏れ電流特性図。

Claims (1)

  1. 【特許請求の範囲】 １、接合層が形成された半導体基板上に絶縁膜を形成し
    、前記接合層上部に接触口を形成した後、該接触口を通
    じて前記接合層と金属配線を行う半導体装置の製造方法
    において、前記接触口の形成後、タングステン膜を前記
    接触口にのみ選択的に化学気相蒸着させる第１工程と、
    前記タングステン膜上に更にタングステン膜を選択的に
    化学気相蒸着させる第２工程からなることを特徴とする
    半導体装置の製造方法。 ２、上記第１工程は２５０℃以下の低温状態で行い、上
    記第２工程は３５０℃以上の高温状態で行われることを
    特徴とする請求項１記載の半導体装置の製造方法。 ３、上記第１工程と第２工程とが一つのチェンバー内で
    連続的に行われることを特徴とする請求項１または２記
    載の半導体装置の製造方法。 ４、上記第１工程が第１のチェンバー内で行われた後、
    上記第２工程が第２のチェンバー内で大気に露出される
    ことなく連続的に行われることを特徴とする請求項１ま
    たは２記載の半導体装置の製造方法。
JP2046027A 1989-11-22 1990-02-28 半導体装置の製造方法 Pending JPH03169010A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16957 1989-11-22
KR1019890016957A KR930000309B1 (ko) 1989-11-22 1989-11-22 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
JPH03169010A true JPH03169010A (ja) 1991-07-22

Family

ID=19291917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2046027A Pending JPH03169010A (ja) 1989-11-22 1990-02-28 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JPH03169010A (ja)
KR (1) KR930000309B1 (ja)
DE (1) DE4018801A1 (ja)
GB (1) GB2239661A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
KR960006436B1 (ko) * 1992-12-17 1996-05-15 삼성전자주식회사 반도체장치의 콘택플러그 형성방법
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149378A (ja) * 1986-12-12 1988-06-22 Fujitsu Ltd 気相成長方法
JPS63153273A (ja) * 1986-12-16 1988-06-25 Matsushita Electric Ind Co Ltd 金属薄膜の選択堆積方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0252667B1 (en) * 1986-06-30 1996-03-27 Nihon Sinku Gijutsu Kabushiki Kaisha Chemical vapour deposition methods
JP2798250B2 (ja) * 1987-06-01 1998-09-17 ゼネラル・エレクトリック・カンパニイ アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点
EP0305143B1 (en) * 1987-08-24 1993-12-08 Fujitsu Limited Method of selectively forming a conductor layer
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
EP0319214A1 (en) * 1987-12-04 1989-06-07 AT&T Corp. Method for making semiconductor integrated circuits using selective tungsten deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149378A (ja) * 1986-12-12 1988-06-22 Fujitsu Ltd 気相成長方法
JPS63153273A (ja) * 1986-12-16 1988-06-25 Matsushita Electric Ind Co Ltd 金属薄膜の選択堆積方法

Also Published As

Publication number Publication date
GB2239661A (en) 1991-07-10
GB9013037D0 (en) 1990-08-01
DE4018801A1 (de) 1991-05-23
KR930000309B1 (ko) 1993-01-15
KR910010625A (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
US6515363B2 (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
JPH03169010A (ja) 半導体装置の製造方法
JPH0497519A (ja) 半導体装置の製造方法
JPS6355932A (ja) 半導体装置の製造方法
JPS63133551A (ja) 半導体装置の製造方法
JPH0562967A (ja) 半導体装置の製造方法
KR100443353B1 (ko) 반도체 소자의 장벽금속막 형성 방법
JPS6344725A (ja) 半導体装置の製造方法
JPS5951549A (ja) 集積回路装置の製造方法
JPH04147618A (ja) オーミック電極形成方法
JPH0464223A (ja) 半導体装置の製造方法
JPS6235539A (ja) 半導体装置の製造方法
JPS61120469A (ja) 電極配線の製造方法
JPH02231714A (ja) 半導体装置の製造方法
JPS60105227A (ja) 半導体装置の製造方法
JPH01238126A (ja) 半導体装置の製造方法
JPH01230250A (ja) Ｃｖｄ装置
JPH0242719A (ja) 半導体装置の製造方法
JPH04315425A (ja) 半導体装置の製造方法
JPH03157925A (ja) 半導体装置の製造方法
JPH05198744A (ja) 半導体装置の製造方法
JPH02260420A (ja) 選択ｃｖｄ法
JPH02303122A (ja) 半導体装置の製造方法
JPH01310539A (ja) 半導体装置の製造方法
JPS6292448A (ja) 半導体集積回路装置の製造方法