JPS60105227A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60105227A
JPS60105227A JP21200283A JP21200283A JPS60105227A JP S60105227 A JPS60105227 A JP S60105227A JP 21200283 A JP21200283 A JP 21200283A JP 21200283 A JP21200283 A JP 21200283A JP S60105227 A JPS60105227 A JP S60105227A
Authority
JP
Japan
Prior art keywords
layer
contact hole
poly
silicon
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21200283A
Other languages
English (en)
Inventor
Atsushi Nakano
淳 中野
Hidehiko Shiraiwa
英彦 白岩
Yuji Furumura
雄二 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21200283A priority Critical patent/JPS60105227A/ja
Publication of JPS60105227A publication Critical patent/JPS60105227A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はコンタクトホール部への接触が完全な導体パタ
ーンの形成方法に関する0 (bl 技術の背景 半導体IC,LSIなどの半導体装置はシリコン(以下
St)のような単体半導体或はガリウム砒素(GaAs
)のような化合物半導体を用い、これに不純物イオンの
拡散処理やエピタキシャル(以後路してエビ)処理を施
して異種の半導体領域を形成し、また薄膜形成技術によ
り導体層や絶縁層を作り、ホトレジストとエツチングと
を用いる写真蝕刻技術により微細パターンを形成するな
どの処理を組み合わせて作られている0 こ\で各種ある半導体材料の内S1は二酸化硅素(81
0,)のような優れた絶縁層の形成が容易なこと、禁止
帯の幅が広い原子構造をもつことから高温での使用が可
能なこと、資源が豊富で材料が安価である力どの特徴か
ら特殊な用途を除いて大部分の半導体装置は81単結晶
基板を用いて作られている0 本発明はSt半導体装置における半導体領域と導体パタ
ーンとの接続方法に関するものである0(c) 従来技
術と問題点 St基板を用いて半導体装置を形成する場合この上に8
102或は窒化シリコン(S i s N4)などの絶
縁層を熱処理や化学気相成長法(略してCVD)で形成
したる後、これに写真蝕刻技術(ホ) l)ソグラフィ
)を用いてこの絶縁層を窓開けし、イオン注入或は不純
物イオンの拡散を行って異種タイプの半導体領域を形成
するのは一般に行われている技術である・ このように形成した異種タイプ9半導体領域への配線接
続は絶縁層に窓開けしたコンタクトホール部を含む絶縁
層の上にアルミニウム(Al)などの金属を蒸着するか
、或はポリSiをCVDなどで形成し、これをホトエツ
チングして配線パターンを形成することにより行われて
いる。
第1図はこのようにして形成したコンタクトホールへの
配線接続の状態を示すものである。
すなわち基板1の上にはS10.或は5IN4などから
々る絶縁層2があり、これに窓明けされてコンタクトホ
ール3がおり、その下には拡散層4がおる。こ\でコン
タクトホール3は絶縁層2を窓開けして拡散層4を形成
後、再び先に窓開けした部分を絶縁物で埋め込んだ後杓
び小さく窓明りして形成することが多い0次に絶縁層2
の上に全面に互って導体漸を形成し、これをホトエツチ
ングしてgt図に示すような導体パターン5が形成され
て拡散層4との接続が完了する0 このように従来はコンタクトホール3の面積が広かりた
ので拡散層4と絶縁層2の表面とは絶縁層の厚さだけの
段差が存在するにも拘わらず、この部分にも導体側斜の
一様な析出が起り、拡散層4と導体パターン5との導通
は保持され又いたO然し乍らIC,LSIなどの半導体
装置において集積度が進むに従って導体パターン5の嘱
が少くなシ、またコンタクトホール3の面狽が縮少する
に従って従来の方法では完全な導通を確保することは困
難になつた0 第2図性との状態を示すものでコンタクトホール3の穴
径が1〔卸〕程度となg慝体層6の形成は一様に行われ
なくなりコンタクトホール3の内部では不連続で島状に
起シ易<、j¥st令一様に形成されても多層構成の場
合はこれが原因で絶線などの障害が生じ易く、そのため
コンタクトホール部を平坦化する技術が望まれていた。
(山 発明の目的 本発明は微少なコンタクトホールに対しても平坦な構造
が確保できる導体パターンの形成方法を提供することを
目的とする。
(e) 発明の構成 本発明の目的性シリコン基板上の絶縁層に窓開けされて
存在するコンタクトホールを、選択エビクキシャル成長
により埋め込んだ後、成長条件をン層を形成した後、写
真蝕刻技術により該ポリシリコン層をパターニングして
導体パターンを形成することを%徴とする半導体装置の
製造方法によ!、l達成することができる。
本発明は選択エビ成長の技術を用いてコンタクトホール
の埋め込みを行い、またポリStによる導体パターンの
形成を行うものであるO8iの選択エビクキシャル(略
して選択エビ)技術すなわち絶縁層に窓開けされて単結
晶Stが露出した基板上にジクロール7ラン(SiHI
CAR) 。
トリクロールシラン(SiHCAs)、四塩化硅素(S
ic 14>などのシリコン塩化物を水素(H2)をキ
ャリヤとして導くと共に装置の構造により異るが基板を
900〜L 100(’C)の高温に保持すると窓開け
された部分のみに正しぐ選択エピタキシャル成長が起り
、一方窓開けされた部分基板の部分がポリ81層である
場合はポリSlが選択的に成長することは公知であった
O 然し乍ら実際には窓開けされた個所以外の絶縁層上にも
ランダムに結晶成長が起り、そのため選択エビ成長技術
は量産工程で使用することはできなかった0然し最近熱
分解を1−数L O(torr )の減圧雰囲中で行う
減圧選択エビ技術が開発されるに及んで窓開けされた部
分のみにエビ成長させることか可能となった。本発明は
この技術を応用してコンタクトホール部の埋め込みを行
うものである。
以下コンタクトホールを通じて基板のn+層と接続する
配線形成の実施例を図面によ!2説明する。
第3図(4)は基板lの上に設けられた絶縁層2にコン
タクトポール3が窓開けされてあり、この下にn+の拡
散層4がある状態を示している。
本発明に係る方法はこれに減圧選択エビを施して絶縁層
2の高さまでコンタクトホール3を結晶Si層7により
埋める。同図(B)0 次に、この埋込み部を含めて絶縁層2の上にポリSi層
8を形成する。同図C)。
こ\でポリSi層8の形成はHlをキャリヤとじン之ン
(SiH4)を化学気相成長(CVL))装置に供給す
ると共に排気系を用いて反応室内の圧力を約1(tor
r)に保ち基板を約600(’C)に加熱して分解させ
ることにより行われる。次にこの状態で得られた結晶S
i層7とポリ81層Bは高抵抗であるため導体として用
いるには低抵抗化処理が必要である。
こ\で低抵抗化法の1つはイオン注入であり他の1つは
不純物イオンの熱拡散であり1本実施例の場合、厚さ約
0.3〔μm〕のポリSi層8と厚さ約1〔μm〕の結
晶81層7を低抵抗化する。
例えばイオン注入法による場合は燐イオン<P2”)或
は砒素イオン(A s ”)を単位面積当り1016(
個/cm”)程度打込み低抵抗化する0同図00また熱
拡散法による場合は塩化ホスホリル(POcJ、)にH
,ガスを通し、これを基板1が載1区されて900〜t
ooo(’c)に保たれている反応室に導入することに
よりPイオンをポリSi層8および結晶S1層7にまで
拡散させる0これらの処理により面積抵抗が104〔Ω
〕程度のものを30(Q)程度にまで減少させることが
できる。
次にか\るポリS1層8にホトエツチングを施すことに
よ多導体パターン9が形成される0同図(5))0 このようにコンタクトホール3を選択エピ成長により埋
め次に基板全面に導体パターンの材料であるポリ5II
i8を形成し、これを低抵抗化して導体パターン9を形
成する方法をとることによりコンタクトホールカ40何
に小さくとも完全な接続を行うことができる0 (g) 発明の効果 本発明はコンタクトポールの面積が微少化するに従って
従来の方法では信頼匣の高い配線接続が得られない問題
を解決するもので本発明の実施により完全な配線接続が
可能となる。
【図面の簡単な説明】
第1図は従来のコンタクトホール部の配線接続を説明す
る斜視図、紀2図はコンタクトホールが微少化した場合
の導体1−形成を示す断面図、また第3図(イ)〜但)
は本発明に係る工程を示す断面図である。 図において、1は基板、2は絶縁層、3はコンタクトホ
ール、4は拡散層、5.9は導体パターン、7は結晶シ
リコン層、8はポリンリコン層0手1 日 学20

Claims (3)

    【特許請求の範囲】
  1. (1) シリコン基板上の絶縁層に窓圓けされて存在す
    るコンタクトホールを1選択エピタキシャル成長によシ
    埋め込んだ後、成長条件を変えることにターニングして
    導体パターンを形成することを特徴とする半導体装置の
    製造方法口
  2. (2)選択エピタキシャル成長層とポリシリコン層とを
    不純物のイオン注入により低抵抗化する処理が行われる
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置の製造方法。
  3. (3)選択エピタキシャル成長1−とポリシリコン層と
    を不純物のガス拡散により低抵抗化する処理が行われる
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置の製造方法0
JP21200283A 1983-11-11 1983-11-11 半導体装置の製造方法 Pending JPS60105227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21200283A JPS60105227A (ja) 1983-11-11 1983-11-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21200283A JPS60105227A (ja) 1983-11-11 1983-11-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60105227A true JPS60105227A (ja) 1985-06-10

Family

ID=16615264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21200283A Pending JPS60105227A (ja) 1983-11-11 1983-11-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60105227A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242522A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 半導体装置の製造方法
JPH02310963A (ja) * 1989-05-10 1990-12-26 Samsung Electron Co Ltd 半導体装置の製造方法
US5110757A (en) * 1990-12-19 1992-05-05 North American Philips Corp. Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242522A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 半導体装置の製造方法
JPH02310963A (ja) * 1989-05-10 1990-12-26 Samsung Electron Co Ltd 半導体装置の製造方法
US5045494A (en) * 1989-05-10 1991-09-03 Samsung Electronics Co., Ltd. Method for manufacturing a DRAM using selective epitaxial growth on a contact
US5110757A (en) * 1990-12-19 1992-05-05 North American Philips Corp. Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition

Similar Documents

Publication Publication Date Title
EP0415537B1 (en) Method for manufacturing a wiring contact portion of a semiconductor device
KR900008387B1 (ko) 반도체장치 제조방법
US6417058B1 (en) SiGe/poly for low resistance extrinsic base npn transistor
JP4150076B2 (ja) 半導体装置の製造方法
JPS60105227A (ja) 半導体装置の製造方法
JPS6362107B2 (ja)
JPH02162722A (ja) 半導体装置の製造方法
US5324536A (en) Method of forming a multilayered structure
JPS6214422A (ja) 半導体装置の製造方法
JPS5968949A (ja) 半導体装置の製造方法
JPS6344725A (ja) 半導体装置の製造方法
JPH09205065A (ja) 半導体装置の製造方法
JP2880892B2 (ja) 半導体装置の製造方法
EP0392364B1 (en) Method of manufacturing a semiconductor device
JPH0456222A (ja) 半導体装置の製造方法
JPS63228730A (ja) 半導体集積回路の製造方法
JPH1041245A (ja) 半導体装置の製造方法
JPH01298717A (ja) 半導体装置の製造方法
JPS6120154B2 (ja)
JPS60105226A (ja) 半導体装置の製造方法
JPS61274323A (ja) 半導体装置の製造方法
JPS6074640A (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPH05102145A (ja) ポリシリコン配線の形成方法
JPS60198813A (ja) 半導体への不純物拡散法