JPS6214422A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6214422A JPS6214422A JP15357785A JP15357785A JPS6214422A JP S6214422 A JPS6214422 A JP S6214422A JP 15357785 A JP15357785 A JP 15357785A JP 15357785 A JP15357785 A JP 15357785A JP S6214422 A JPS6214422 A JP S6214422A
- Authority
- JP
- Japan
- Prior art keywords
- films
- polycrystalline silicon
- electrode
- selectively grown
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に係り、そのうち、特に
電極の形成方法に関する。
電極の形成方法に関する。
ＩＣなどの半導体装置は、多数の素子それぞれに電極が
設けられ、その電極を接続するための配線層が多層に形
成されているが、２層、３層と多層に積層する程、凹凸
が激しくなって、配線層の断線や短絡の恐れが増大する
。
設けられ、その電極を接続するための配線層が多層に形
成されているが、２層、３層と多層に積層する程、凹凸
が激しくなって、配線層の断線や短絡の恐れが増大する
。
これを防止するため、現在、配線層の平坦化が重要とな
っており、そのため、電極窓を多結晶シリコン膜で埋没
させる平坦化電極の形成方法が考案されている。しかし
、多結晶シリコン膜からなる電極の形成方法は工程が簡
単なことが望ましい。
っており、そのため、電極窓を多結晶シリコン膜で埋没
させる平坦化電極の形成方法が考案されている。しかし
、多結晶シリコン膜からなる電極の形成方法は工程が簡
単なことが望ましい。
［従来の技術と発明が解決しようとする問題点〕従前よ
り、配線層の断線や短絡をなくするために、表面を平滑
に形成する方法が色々と考案されており、例えば、最も
汎用されている対策に、電極窓部分で絶縁膜の肩を丸く
して段差をなだらかにする方法がある。しかし、高度に
集積化されると、それだけでは十分ではなくなって、積
層するほど凹凸が激しくなる問題は解決されない。その
解決策として、電極窓をドープド多結晶シリコン、膜で
埋没させる形成方法が知られている。
り、配線層の断線や短絡をなくするために、表面を平滑
に形成する方法が色々と考案されており、例えば、最も
汎用されている対策に、電極窓部分で絶縁膜の肩を丸く
して段差をなだらかにする方法がある。しかし、高度に
集積化されると、それだけでは十分ではなくなって、積
層するほど凹凸が激しくなる問題は解決されない。その
解決策として、電極窓をドープド多結晶シリコン、膜で
埋没させる形成方法が知られている。
第３図はＣＭＯ３の部分断面を例示しており、１はｐ型
シリコン基板、２はｎウェル、３はｎ＋型領領域４はｐ
＋型領領域６，８はそれらの多結晶シリコン膜からなる
電極、５は二酸化シリコン（Ｓｉ０２）膜からなる絶縁
膜である。
シリコン基板、２はｎウェル、３はｎ＋型領領域４はｐ
＋型領領域６，８はそれらの多結晶シリコン膜からなる
電極、５は二酸化シリコン（Ｓｉ０２）膜からなる絶縁
膜である。
ところで、このようなｎ＋型領領域３ ｐ＋型領領域
４上に多結晶シリコン電極６．８を形成する場合、ｎ型
領域３上の電極６はｎ型不純物をドープした多結晶シリ
コン電極を形成し、また、ｐ型頭域４上の電極８はｐ型
不純物をドープした多結晶シリコン電極を形成しなけれ
ばならない。そうしなければ、領域と電極の間に不純物
が相殺された高抵抗部分が形成され、導電性が悪化して
、動作の高速化が阻害されることになる。
４上に多結晶シリコン電極６．８を形成する場合、ｎ型
領域３上の電極６はｎ型不純物をドープした多結晶シリ
コン電極を形成し、また、ｐ型頭域４上の電極８はｐ型
不純物をドープした多結晶シリコン電極を形成しなけれ
ばならない。そうしなければ、領域と電極の間に不純物
が相殺された高抵抗部分が形成され、導電性が悪化して
、動作の高速化が阻害されることになる。
従って、電極６と電極８とは異種不純物をドープした多
結晶シリコン膜を被着するか、多結晶シリコン模を被着
した後、異種不純物イオンを注入しなければならない。
結晶シリコン膜を被着するか、多結晶シリコン模を被着
した後、異種不純物イオンを注入しなければならない。
このような従来の形成方法は工程が複雑になり、また、
工程の複雑化は製造歩留や品質の面から決して好ましい
ものではない。
工程の複雑化は製造歩留や品質の面から決して好ましい
ものではない。
本発明はこのような欠点をなくする平坦化電極の形成法
を提案するものである。
を提案するものである。
［問題点を解決するための手段］
その問題は、絶縁膜を窓開けした電極窓内に、金属膜を
選択的に気相成長し、更に、多結晶シリコン膜を選択的
に気相成長、あるいは、非選択的に気相成長した後、パ
ターンニングして該電極窓を金属膜と多結晶シリコン膜
とで埋没させ、次いで、該多結晶シリコン膜に任意の導
電形を与えるか、または、シリサイド化して導電性を与
える工程が含まれる半導体装置の製造方法によって解決
される。
選択的に気相成長し、更に、多結晶シリコン膜を選択的
に気相成長、あるいは、非選択的に気相成長した後、パ
ターンニングして該電極窓を金属膜と多結晶シリコン膜
とで埋没させ、次いで、該多結晶シリコン膜に任意の導
電形を与えるか、または、シリサイド化して導電性を与
える工程が含まれる半導体装置の製造方法によって解決
される。
［作用］
即ち、電極窓の半導体基板との接触部に選択成長した金
属膜を介在させ、その上に多結晶シリコン膜を選択成長
して埋没させ、その多結晶シリコン膜に導電性を与える
。
属膜を介在させ、その上に多結晶シリコン膜を選択成長
して埋没させ、その多結晶シリコン膜に導電性を与える
。
そうすれば、半導体基板の導電形（ｎまたはＰ）に関係
なく、多結晶シリコン膜に任意の導電形を与えることが
できて、工程が簡単化される。
なく、多結晶シリコン膜に任意の導電形を与えることが
できて、工程が簡単化される。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜Ｔｄ）は本発明にかかる電極形成工程順
断面図で、まず、同図１ａ）に示すように、ｐ型シリコ
ン基板１にｎウェル２．ｎ＋型領領域３ｐ＋型領領域４
設けられ、その表面の５ｉ０２膜５に電極窓１３．１４
が形成されており、その電極窓１３．１４に膜厚３００
０人位のタングステン膜１０を選択成長させる。選択成
長法とはシリコンにのみ被着し、絶縁膜上には被着しな
い成長方法で、化学気相成長（ＣＶＤ）法で、ヘリウム
（Ｈｅ）などの中性ガスをキャリアガスとして六弗化タ
ングステン（ＷＦ６）ガスを導入し、それに水素ガスを
添加して、減圧気流中の数１００℃の温度で熱分解させ
る。
断面図で、まず、同図１ａ）に示すように、ｐ型シリコ
ン基板１にｎウェル２．ｎ＋型領領域３ｐ＋型領領域４
設けられ、その表面の５ｉ０２膜５に電極窓１３．１４
が形成されており、その電極窓１３．１４に膜厚３００
０人位のタングステン膜１０を選択成長させる。選択成
長法とはシリコンにのみ被着し、絶縁膜上には被着しな
い成長方法で、化学気相成長（ＣＶＤ）法で、ヘリウム
（Ｈｅ）などの中性ガスをキャリアガスとして六弗化タ
ングステン（ＷＦ６）ガスを導入し、それに水素ガスを
添加して、減圧気流中の数１００℃の温度で熱分解させ
る。
ＷＦ６＋Ｈ２→Ｗ＋ＨＦ
そうすると、タングステン膜は電極窓内のシリコンにの
み被着し、５ｉ０２膜の上には被着しない。
み被着し、５ｉ０２膜の上には被着しない。
このような方法によってタングステン膜１０を成長させ
る。
る。
次いで、第１図（ｂ）に示すように、電極窓１３．１４
を埋没させるまで、多結晶シリコン膜１１を選択成長す
る。選択成長法はタングステンと同様にＣＶＤ法を用い
、トリクロールシラン（ＳｉＨＣｌ２）ガスにメタン（
ＣＨ４）を添加して、数Ｔｏｒｒの減圧気流中で１００
０℃の温度で分解させる。そうすると、多結晶シリコン
膜１１は電極窓１３．１４内のタングステン膜１０の上
にのみ被着し、５ｉ０２１！！！５の上には被着しない
。このような多結晶シリコン膜の選択成長は、塩素系反
応ガスを用いて行なうことができ、上記の５ｉＨＣ１３
ガスの他に四塩化シリコン（ＳｉＣ１４）やシラン（Ｓ
ｉＨ４）を反応ガスとしても同様に選択成長できる。ま
た、多結晶シリコンを６０００〜８０００人程度に気相
成長し、その後、ドライエッチでエッチバックして電極
窓内を平坦化することもできる。
を埋没させるまで、多結晶シリコン膜１１を選択成長す
る。選択成長法はタングステンと同様にＣＶＤ法を用い
、トリクロールシラン（ＳｉＨＣｌ２）ガスにメタン（
ＣＨ４）を添加して、数Ｔｏｒｒの減圧気流中で１００
０℃の温度で分解させる。そうすると、多結晶シリコン
膜１１は電極窓１３．１４内のタングステン膜１０の上
にのみ被着し、５ｉ０２１！！！５の上には被着しない
。このような多結晶シリコン膜の選択成長は、塩素系反
応ガスを用いて行なうことができ、上記の５ｉＨＣ１３
ガスの他に四塩化シリコン（ＳｉＣ１４）やシラン（Ｓ
ｉＨ４）を反応ガスとしても同様に選択成長できる。ま
た、多結晶シリコンを６０００〜８０００人程度に気相
成長し、その後、ドライエッチでエッチバックして電極
窓内を平坦化することもできる。
次いで、第１図（Ｃ）に示すように、全面に燐イオンを
注入して、多結晶シリコン膜１１“をｎ型にドープさせ
、導電性を与える。この場合、電極窓１４の上の多結晶
シリコン膜もｎ型にドープされているが、タングステン
膜を介在してｐ＋型領領域４接触しているから、前記し
た接続部での高抵抗化の問題はなくなる。又、赤外線ア
ニールで多結晶シリコンをシリ号イド化させれば、ドー
プしなくても導電性は得られる。
注入して、多結晶シリコン膜１１“をｎ型にドープさせ
、導電性を与える。この場合、電極窓１４の上の多結晶
シリコン膜もｎ型にドープされているが、タングステン
膜を介在してｐ＋型領領域４接触しているから、前記し
た接続部での高抵抗化の問題はなくなる。又、赤外線ア
ニールで多結晶シリコンをシリ号イド化させれば、ドー
プしなくても導電性は得られる。
次いで、第１図（ｄ）に示すように、その上にアルミニ
ウム配線１２を接続する。このようにすれば、ｎ型領域
３上の電極はｎ型不純物をドープし、また、ｐ型頭域４
上の電極はｐ型不純物をドープする工程が削減されて、
これらの２回のパターンニングと２回のイオン注入工程
の代わりに、１回のイオン注入工程のみで電極が形成で
き、工程が簡単化される。
ウム配線１２を接続する。このようにすれば、ｎ型領域
３上の電極はｎ型不純物をドープし、また、ｐ型頭域４
上の電極はｐ型不純物をドープする工程が削減されて、
これらの２回のパターンニングと２回のイオン注入工程
の代わりに、１回のイオン注入工程のみで電極が形成で
き、工程が簡単化される。
尚、上記例は多結晶シリコン膜１１を成長した後、イオ
ン注入する形成法で説明したが、ｎ型にドープした多結
晶シリコン膜を成長させる方法を採っても良い。
ン注入する形成法で説明したが、ｎ型にドープした多結
晶シリコン膜を成長させる方法を採っても良い。
第２図は本発明を通用した他の実施例を示しており、図
はｎｐｎ形バイポーラｔＣの部分断面図である。従来で
は、コレクタ領域２２およびエミッタ領域２４と接続す
る多結晶シリコン電極はｎ型にドープし、ベース領域２
３と接続する多結晶シリコン電極はｐ型にドープしてい
たが、本発明のようにタングステンＪｉ！！２０を介在
させると、画一的にｎ型にドープした多結晶シリコン膜
２１を形成することができる。尚、−ドープド多結晶シ
リコン膜から熱拡散してエミッタ領域を形成する製法も
あり、そのような場合はエミッタ領域のみ金属膜を除去
する方法を用いる。
はｎｐｎ形バイポーラｔＣの部分断面図である。従来で
は、コレクタ領域２２およびエミッタ領域２４と接続す
る多結晶シリコン電極はｎ型にドープし、ベース領域２
３と接続する多結晶シリコン電極はｐ型にドープしてい
たが、本発明のようにタングステンＪｉ！！２０を介在
させると、画一的にｎ型にドープした多結晶シリコン膜
２１を形成することができる。尚、−ドープド多結晶シ
リコン膜から熱拡散してエミッタ領域を形成する製法も
あり、そのような場合はエミッタ領域のみ金属膜を除去
する方法を用いる。
かくすれば、従来に比べて一層簡単な工程で電極が形成
され、且つ、平坦な配線層が得られる。
され、且つ、平坦な配線層が得られる。
［発明の効果］
以上の説明から判るように、本発明によれば簡単な形成
法で平坦な電極が形成されて、平坦な配線が得られ、Ｉ
Ｃの歩留や品質・信頼性の向上に役立つものである。
法で平坦な電極が形成されて、平坦な配線が得られ、Ｉ
Ｃの歩留や品質・信頼性の向上に役立つものである。
第１図（ａｌ〜（ｄ）は本発明にかかる電極形成工程順
断面図、 第２図は本発明を通用したｎｐｎ型バイポーラＩＣの部
分断面図、 第３図は従来のＣＭＯ３の部分断面図である。 図において、 ｌはｐ型シリコン基板、２はｎウェル、３はｎ＋型領領
域 ４はｐ＋型領領域５は５ｉ０２膜、 １０、２０はタングステン膜、 １１は多結晶シリコン膜、 １１’、２１はｎ型にドープした多結晶シリコン膜、を
示している。 オ光明／ｌ電皮乃戊゛工社俊岐甜 ＠ １ 図
断面図、 第２図は本発明を通用したｎｐｎ型バイポーラＩＣの部
分断面図、 第３図は従来のＣＭＯ３の部分断面図である。 図において、 ｌはｐ型シリコン基板、２はｎウェル、３はｎ＋型領領
域 ４はｐ＋型領領域５は５ｉ０２膜、 １０、２０はタングステン膜、 １１は多結晶シリコン膜、 １１’、２１はｎ型にドープした多結晶シリコン膜、を
示している。 オ光明／ｌ電皮乃戊゛工社俊岐甜 ＠ １ 図
Claims (1)
- 絶縁膜を窓開けした電極窓内に、金属膜を選択的に気相
成長し、更に、多結晶シリコン膜を選択的に気相成長、
あるいは、非選択的に気相成長した後、パターンニング
して該電極窓を金属膜と多結晶シリコン膜とで埋没させ
、次いで、該多結晶シリコン膜に任意の導電形を与える
か、または、シリサイド化して導電性を与える工程が含
まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15357785A JPS6214422A (ja) | 1985-07-11 | 1985-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15357785A JPS6214422A (ja) | 1985-07-11 | 1985-07-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6214422A true JPS6214422A (ja) | 1987-01-23 |
Family
ID=15565528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15357785A Pending JPS6214422A (ja) | 1985-07-11 | 1985-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214422A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181419A (ja) * | 1988-01-11 | 1989-07-19 | Fujitsu Ltd | 気相成長法 |
| JPH03194928A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04155823A (ja) * | 1990-10-18 | 1992-05-28 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US5700716A (en) * | 1996-02-23 | 1997-12-23 | Micron Technology, Inc. | Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers |
-
1985
- 1985-07-11 JP JP15357785A patent/JPS6214422A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181419A (ja) * | 1988-01-11 | 1989-07-19 | Fujitsu Ltd | 気相成長法 |
| JPH03194928A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04155823A (ja) * | 1990-10-18 | 1992-05-28 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US5700716A (en) * | 1996-02-23 | 1997-12-23 | Micron Technology, Inc. | Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers |
| US6284651B1 (en) | 1996-02-23 | 2001-09-04 | Micron Technology, Inc. | Method for forming a contact having a diffusion barrier |
| US6433430B2 (en) | 1996-02-23 | 2002-08-13 | Micron Technology, Inc. | Contact structure having a diffusion barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5304510A (en) | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited | |
| US5110757A (en) | Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition | |
| JPS5934661A (ja) | 集積回路構造体 | |
| JPS6145382B2 (ja) | ||
| US4698127A (en) | Process for fabricating a self-aligned bipolar transistor | |
| JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| CN100452426C (zh) | 半导体器件及其制造方法 | |
| JPS6214422A (ja) | 半導体装置の製造方法 | |
| JPH04280456A (ja) | 半導体装置及びその製造方法 | |
| US6228733B1 (en) | Non-selective epitaxial depostion technology | |
| JPH10112507A (ja) | 半導体装置の製造方法 | |
| US6750528B2 (en) | Bipolar device | |
| JPH09306865A (ja) | 半導体装置の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JP2003179066A (ja) | 半導体装置とその製造方法 | |
| JPS6298747A (ja) | 半導体装置の製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS60105227A (ja) | 半導体装置の製造方法 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| JP2886911B2 (ja) | 半導体装置の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPS62139321A (ja) | 半導体装置の製造方法 | |
| JPS61274323A (ja) | 半導体装置の製造方法 |