JP2886911B2

JP2886911B2 - 半導体装置の製造方法

Info

Publication number: JP2886911B2
Application number: JP28888289A
Authority: JP
Inventors: 晋平飯島; 佳史川本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-11-08
Filing date: 1989-11-08
Publication date: 1999-04-26
Anticipated expiration: 2014-04-26
Also published as: JPH03150845A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、選択的に形成した、不純物含有多結晶Siを
用いる半導体装置の製造方法に関する。

〔従来の技術〕

近年、半導体LSIの集積度は高まる一方であり、それ
を構成するトランジスターなどの個々の素子は、より一
層微細化される傾向にある。特にダイナミックRAMにお
いては、64メガビツトの大容量LSIが研究開発の対象と
なりつつある。上記LSIの最小加工寸法は0.3μｍ程度と
極めて小さくならざるを得ない。LSI全体の機能を満足
させるためには上記微小寸法で形成される個々の微細な
素子を信頼性良く作ることが必要となる。その実現に当
つては極めて多くの複雑な製造プロセス技術が必要とな
るが、その中のひとつにSiの選択エピタキシヤル成長技
術がある。単結晶Si上に形成した絶縁膜に開口を設け、
露出したSi単結晶表面を種結晶として単結晶を成長させ
る方法である。その一例が特公平１−13210号に述べら
れている。また、特開昭60−60546号公報にはソース、
ドレイン領域のコンタクト部に選択気相成長させたシリ
コンを設けた技術が開示されている。

〔発明が解決しようとする課題〕

上記従来技術は、形成するSi膜を所定の領域だけに選
択的に設けることができるため、パターン加工する必要
がなく、したがつてリソグラフイーやエツチング工程が
不要となる等の利点がある反面、以下に述べる問題があ
る。すなわち、種結晶の面方位や結晶面の傾きによつて
成長速度が異なる。さらに、絶縁膜との境界部分で結晶
性が乱れたり、膜の表面が傾いて成長するいわゆるフア
セツトが生じる。これらにより、結晶性および表面の平
坦性が一様なSi膜を得ることは困難で、実用上の制御性
に欠ける大きな問題があり、実用化に至つていない。

本発明の目的は、成長膜の結晶性および表面形状が一
様な、不純物含有Si膜を選択的に成長させ、信頼性の高
い配線材料を得ることにある。

本発明の他の目的は、成長したSi膜をMOSトランジス
タのソース，ドレインとして用い、浅い接合を有する半
導体装置の製造方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために本発明においては、成長さ
せるSi膜の結晶性を単結晶状態とした。選択成長させる
下地材料が単結晶Si,金属，金属シリサイドの場合に
は、結晶性が乱れていることを利用して単結晶Siを成長
させることができる。下地材料が単結晶Siの場合には結
晶性の乱れがないため単結晶Siが成長してしまい、前記
従来技術の問題が生じる。それを抑えるために本発明に
おいては下地となる単結晶Si表面に自然酸化膜を適度に
成長させた後、Siの選択成長を行なうことにより多結晶
化させた。

また、上記本発明の他の目的を達成するため、長成時
に不純物を導入しながら選択成長させた多結晶Siを、MO
Sトランジスタのソース・ドレインに用いた。

単結晶Si上に多結晶Siを選択的に成長させる方法につ
いて第１図により説明する。Si基板１上にSiO₂膜２を形
成し、リソグラフイーとドライエッチング法を用いて開
口を形成した試料を用意した。（ａ）図は、開口によつ
て露出したSi基板表面４を清浄化したままSi3を選択的
に形成した状態を示す。成長した膜は単結晶であり、Si
基板１表面の面方位の傾きを反映して成長膜の表面が傾
いて成長することやSiO₂２の端部においてフアセツトに
よる窪みが生じ平坦性が失なわれる。

（ｂ）図は、開口部内のSi基板表面に自然酸化膜６を
局在成長させた後、Si7を選択的に成長させた状態を示
している。この場合にはSiが成長する初期の段階におい
て、露出しているSi基板表面から成長が始まり、局在し
ている自然酸化膜上には直接成長は起こらない。次の段
階において、Si基板表面から成長したSiは自然酸化膜上
を横方向に成長し、互いに接触し合つて連続膜となる。
この段階を経ることによつてSi膜の結晶性を乱すことが
できる。次の段階においては連続膜となつたSi表面から
上方に向つて一様な成長が起こるため、最終的に膜厚が
平均的に一様な多結晶状態のSiを成長させることができ
る。

（ｃ）図は、Si基板表面４が自然酸化膜６で完全に覆
われた状態を示している。この場合にはSiの選択的な成
長は起こらない。

（ｄ）図は、Si基板表面４がほとんど自然酸化膜６で
覆われ、露出しているSi基板表面がわずかにしか存在し
ていない状態を示している。この場合には成長が始まる
面積が極めて少ないため、連続膜にはなりきれず、Si核
８が成長するだけに留まる。

（ｅ）図は、清浄化したSi基板表面４上に多結晶Siを
堆積させる方法として、成長雰囲気中に窒素や炭素を混
入させた場合の状態を示している。この場合には、選択
性が失われSiO₂２の上にも膜が形成される。

本発明の主旨は第１図（ｂ）の状態を利用することに
あり、その他の場合は好ましい状態ではない。つまり、
Siを成長させるべきSi基板表面に、自然酸化膜をその占
有割合が面密度で50％を越えない程度に局在成長させる
ことが一様な多結晶Siの成長を制御する上で重要な点で
ある。ただ、自然酸化膜の成長初期段階は、（ｂ）図の
如く一様な膜ではなく、局在しており膜の厚みという概
念を適用できない。そのため、Ｘ線光電子分光法（ESC
A）により得られる酸素のスペクトルから平均的膜厚を
求め、それを自然酸化膜成長状態の目安としている。
（ｂ）図の場合、上記方法で得られる膜厚範囲は２〜５
Åである。

〔作用〕

所定の領域に選択的に形成する不純物含有Siは、それ
に接して下に位置する導体あるいは半導体層と上に位置
する導体あるいは半導体層との電気的導通を確保する媒
体となる。通常、スパツタ法で形成する金属薄膜は、段
差部分での被着性が極めて悪く、特に幅に比べて高さが
高い、いわゆるアスペクト比の大きいコンタクトホール
のような開口部においては、その底部に形成される膜厚
は極めて薄くなつてしまい信頼性が低下する問題が発生
する。しかし、本発明による方法によれば開口底部に露
出している導体あるいは半導体表面から順次同じ膜厚で
不純物含有Siを成長させることができるので形状の不良
に基づく信頼性低下を招くことがない。

また、MOSトランジスタのソース，ドレインを通常イ
オン打ち込み法により不純物を導入し、その後熱処理を
施すことによつて不純物の活性化を行なつているが、打
ち込まれるイオンが深さ方向に分布を持つことや熱処理
により不純物が拡散再分布してしまい、浅い拡散層を形
成することは極めて困難である。これに対して、本発明
によれば不純物の拡散が実質的に起こらない温度で、不
純物を含有するSiを形成できるので深さ方向に極めて急
峻な段階状の不純物濃度分布を実現でき、浅い拡散層の
形成に極めて都合が良い。

さらに本発明は所定の領域に選択的にSiを形成するこ
とを含んでおり、リソグラフイーやエツチング加工が不
要となるので製造歩留りを向上させることができる。

〔実施例〕

以下、本発明の実施例を説明する。

実施例１最初に、選択的に形成した不純物含有多結晶Siを配線
系に用いた例について第２図および第３図により説明す
る。

ｐ型の（100）面が４°傾いた表面を有するSi基板11
上に熱酸化法により、厚さ１μｍの二酸化シリコン（Si
O₂）12を形成した。次に、周知のリソグラフイーとドラ
イエッチング法によりSiO₂12に開口13を形成した。開口
部13内のSi基板表面にイオン打ち込み法を用いて不純物
としてリンを導入し、ｎ型拡散層14を形成した（第２図
（ａ））。

（ｂ）図は、従来法であるスパツタ法によりアルミニ
ウム（Al）を形成した状態を示している。スパツタ法で
形成したAlは段差波被覆性が極めて悪いため開口13内の
側壁および底面に被着形成されるAlは極めて薄くなつて
しまい、配線の信頼性を低下させる。

（ｃ）図は、本発明の主旨である不純物含有多結晶Si
を選択的に形成した状態を示している。成長には、高周
波加熱方式のベルジヤー型装置を用いた。

まず（ａ）図の状態の試料をフツ酸（HF）水溶液に浸
漬し、開口13内の露出しているSi基板11の表面に形成さ
れている自然酸化膜を一旦除去して清浄化した。次いで
脱イオン純水による洗浄を５分間行ない、その後有機溶
媒の蒸気中に10分間放置して乾燥した。この段階におい
て露出しているSi基板11の表面には、第１図（ｂ）に示
した如く自然酸化膜が局在成長している。この状態で、
成長装置内に設置し装置内を水素（H₂）で充分置換した
後、高周波加熱により試料を昇温した。780℃で安定し
た後Siを成長させた。

ソースガスにはジクロロシラン（SiH₂Cl₂），塩化水
素（HCl）およびホスフイン（PH₃）を用い、キヤリアガ
スには水素（H₂）を用いた。流量は各々50cc/min,75cc/
min,3cc/min,40l/minとし、圧力は大気圧とした。成長
温度は780℃とした。この時の多結晶Siの堆積速度は0.0
3μm/minであつた。

成長終了後、降温し、雰囲気を窒素（N₂）で置換した
後試料を取り出した。続いて、1000℃,30秒間のランプ
による加熱を行なつた。その後、四探針法により抵抗を
測定した結果成長多結晶Siの比抵抗は９×10^-4Ω・cmと
なり、充分な導電性を示した。なお、加熱を行なわなく
ても、その比抵抗は２〜３×10^-3Ω・cmであり、導電性
は得られた。

（ｄ）図は、多結晶Si埋め込み層上に金属配線を形成
した状態を示している。埋め込み多結晶Si表面の自然酸
化膜を除去した後、スパツタ法により厚0.6μｍの１％S
i入りAl膜15を形成した。

この構造においては、Al膜15とSi基板表面のn⁺拡散層14
の間における導通は極めて良好であつた。

本実施例によれば、Si膜を形成しながらリンを導入し
ているので膜のリン濃度分布は極めて均一であり、且つ
形成直後の段階において導電性を有しているので、従来
のように不純物を導入するためのイオン打ち込みや打ち
込んだイオンを活性化するための熱処理工程が不要とな
る。また、SiO₂上には成長させないで、Si上にのみ選択
的に形成できるので、超高集積LSIの製造において最も
困難が伴うリソグラフイー工程を必要としない。

以上述べたように本実施例ではリンを含む多結晶Siを
選択的に形成することにより、製造工程を極めて簡略化
できる利点がある。

また、第２図（ｂ）に示した従来例の金属配線の段差
被覆性が悪いことによつて生じる問題を回避できるので
信頼性向上の利点もある。

本実施例では、高周波誘導加熱方式の成長装置を用い
たが、これに限るものではなく、横型あるいは縦型拡散
炉タイプの低圧CVD装置などであつても実施できる。た
だ、電気炉加熱方式では、試料を炉内に注入する段階に
おいて、通常炉体は高温状態に維持されているので、空
気の巻き込みによる自然酸化膜の成長が生じやすく、こ
れを避ける配慮が必要である。すなわち、第１図
（ｃ），（ｄ）に示したように自然酸化膜の過剰な成長
は、選択成長を阻害する原因となる。

実施例２本実施例では金属配線を多層に形成する場合の層間接
続に、選択的に形成する不純物含有多結晶Siを用いる場
合について第３図により説明する。

なお、第２図および第３図では、Si基板表面に形成さ
れているトランジスタやキヤパシタなどの素子の記載
は、本発明の主旨の説明に本質的に関与しないので省略
した。

まず、実施例１と同様に単結晶Si基板11上に第一の絶
縁膜となる厚さ0.6μｍのSiO₂12を低圧CVD法により形成
し、リソグラフイーとドライエツチング法により開口を
形成し、イオン打ち込み法によつて、露出したSi基板表
面に砒素（As）を導入してn⁺拡散を形成し、実施例１と
同じ方法によつてリンを含む多結晶Si16を選択的に成長
させて開口を埋め、第一の金属配線となる厚さ0.4μｍ
のタングステン（Ｗ）17をスパツタ法により形成し、パ
ターニングした（第３図（ａ））。

次いで、表面が概略平坦になるように第二の絶縁膜18
を形成し、リソグラフイーとドライエツチング法により
開口を形成した。開口を前述と同じ方法によつてリンを
含有する多結晶Si19で埋めた。さらに第２の配線層とな
る厚さ0.4μｍのW20をスパツタ法で形成し、パターニン
グした（第３図（ｂ））。Ｗは極めて酸化されやすい材
料であるため、W17の表面は常にＷの自然酸化膜で覆わ
れている。しかし、一方ではＷの酸化膜は還元もされや
すい。780℃のH₂雰囲気中では、Ｗの酸化物はほとんど
瞬時に還元され、Ｗとなることを実験的に確めた。従つ
て、Siの成長が始まる直前ではＷの表面は酸素のない表
面になつている。Siの場合には純粋な表面の上には第１
図（ａ）に示した単結晶Siが成長してしまい、都合が悪
い。しかし、Ｗの場合には表面が純粋であつても結晶性
が乱れているため単結晶Siが成長することはなかつた。
なお、Si表面の自然酸化膜を熱反応でH₂還元するために
は950℃より高い温度が必要であり、780℃では全く還元
除去することはできない。

次いで、同様の方法により第三の絶縁膜21,リンを含
有する埋め込み多結晶Si22、最後にAl配線23を形成して
金属３層配線構造とした。

本実施例では第一，第二の配線層にＷを用いたがこれ
に限るものではなくタングステンシリサイド（WSix）で
も良い。ちなみにAlは、780℃の温度では溶融してしま
うため用いることはできない。Alは熱のかからない最上
層配線として用いる。要は800℃程度の温度に耐える導
電性材料であれば良い。本実施例では３層配線までとし
たが、４層,5層に積層することも可能である。実施例１
の場合と同様に、金属配線の段差被覆性の悪さを回避し
て多層配線構造を実現できる利点がある。

本実施例で注意しなければならない点は、n⁺拡散層と
p⁺拡散層と接続する目的でＷ配線を用いている場合に
は、リンを含有する多結晶SiとＷ配線との間に窒化チタ
ン（TiN）などのバリヤ層を形成する必要がある。Ｗ中
の不純物の拡散は極めて速く、多結晶Si中に含まれるリ
ンがＷ中を拡散してp⁺拡散層に達し、ｐ−ｎ接合を形成
してしまい、接触抵抗が極めて大きくなつてしまうから
である。

実施例３ MOSトランジスタのソース，ドレインに選択的に形成
した不純物含有多結晶Siを適用した例について第４図に
より説明する。

ｐ型（100）面方位を有する、比抵抗10Ω・cmのSi単
結晶基板21表面に周知のLOCOS法により厚さ0.6μｍのSi
O₂22を形成し素子分離領域とした。Si基板表面にトラン
ジスタのしきい値電圧を制御するためのボロンイオン打
ち込みを行なつた後、厚さ0.02μｍのゲート酸化膜23を
熱酸化法により形成した。ゲート電極となる厚さ0.35μ
ｍの多結晶Si24をLPCVD法により形成した。この時形成
と同時にリンを導入した。次いで厚さ0.2μｍのSiO₂25
をLPCVD法で形成し、リソグラフイーとドライエツチン
グ法を用いて、SiO₂25および多結晶Si24を順次エツチン
グしパターニングした。厚さ0.1μｍのSiO₂をLPCVD法に
より全面に被着堆積させ、続いて全面ドライエッチング
を行なつて、ゲート電極となる多結晶Si24の側壁にSiO₂
のサイドウオール26を形成した。このサイドウオール26
の形成時にソース，ドレインとなるべき領域のSi基板表
面が露出する。次に実施例１の場合と同じ方法で厚さが
0.4μｍとなるようにリンを含有する多結晶Si27を選択
的に形成した（第４図（ａ））。なお、この段階ではSi
基板21内へのリンの拡散は極めて少なく、拡散層深さは
0.03μｍ以下であつた。この後の熱処理は、不純物を基
板内に拡散させる必要があるため、製造プロセスの最終
工程までに施される熱処理量（温度と時間）を考慮し、
最終的にn⁺拡散層30の深さが0.1μｍになるように条件
を設定した。次いで厚さ0.5μｍのSiO₂28をCVD法により
形成し、リソグラフイーとドライエツチング法によりコ
ンタクトホール29を形成した（第４図（ｂ））。

次にコンタクトホール29の底部に露出した多結晶Si27
の表面を選択成長の種材料として、実施例１と同様の方
法により、リンを含有する多結晶Si31を選択的に成長さ
せた。その後、Al金属配線32をパターニングし、MOSト
ランジスタを形成した（第４図（ｃ））。

本実施例によれば、実施例１および２と同様に製造プ
ロセスの簡略化や金属配線の信頼性向上に効果がある。
さらに、Si基板21内に形成する拡散層30を基板表面より
上方に成長させる多結晶Si27から熱拡散により導入させ
るため、極めて浅い拡散層を形成できると同時にゲート
電極となる多結晶Si24の細りを抑えることができ、微細
トランジスタの形成に極めて有利となる。

その理由を以下に説明する。従来、ソース，ドレイン
の形成は、イオン打ち込み法を用いて行なつている。す
なわち、第４図（ａ）の多結晶Si27を形成する前の段階
において、イオン打ち込みのチヤネリング現象による打
ち込み深さの非制御性を防止するため、Si基板21表面に
薄いSiO₂を制御性良く形成する必要がある。この薄いSi
O₂の形成は熱酸化法により行なうが、典型的な条件とし
ては800℃の酸素雰囲気でSi単結晶基板上に0.005μｍ程
度のSiO₂が成長するように時間を設定する。このSi単結
晶基板表面を酸化する時に、SiO₂のサイドウオール26を
通してゲート電極24の側壁も同様に酸化され、その酸化
量は0.05μｍにも達してしまう。従つて、両側壁からの
酸化量を合わせると0.1μｍとなり、例えばゲート電極
の設計寸法を0.3μｍとした場合、上記酸化によつて0.1
μｍ減少し、0.2μｍとなつてしまう。そのため設計時
に期待したトランジスタ性能が得られないという問題が
発生する。

本実施例では、熱酸化を用いることなくソースドレイ
ンを形成できるので、上記ゲート電極の細りによるトラ
ンジスタ動作不良を回避できる利点がある。なお、本実
施例では、ソース，ドレインに選択成長させる多結晶Si
中に含まれる不純物にリンを用いｎチヤネルトランジス
タとしたが、Asであれば拡散係数がリンより小さいた
め、さらに制御性は向上する。また、ｐチヤネルトラン
ジスタを構成するためにボロンを用いても浅接合化の点
で極めて有利となる。

実施例４本実施例では、種々の構造に不純物含有選択成長Siを
適用した例について第５図，第６図，第７図により説明
する。

第５図は、LSIの製造においてしばしば遭遇する状態
の断面を示している。すなわち、Si基板31上において絶
縁物32で分離された不純物拡散層33を相互に接続させる
場合である。この時、開口部内のSi基板表面から選択成
長する不純物含有多結晶Siは絶縁物の側壁が存在する開
口部内で成長している段階では、表面から上方への縦方
向成長が生じるだけであるが。開口部で埋つて、その表
面が絶縁膜表面と一致した後は等方的成長が生じるよう
になり、横方向にも膜が成長し始める。従つて、開口部
内の埋め込みが終了してからさらに絶縁膜32の幅の半分
以上の厚みを成長させることにより隣接する開口部から
成長した不純物含有多結晶Siを、絶縁膜32上で自己整合
的に接続させることができる。

第６図は、Si基板内に予め埋め込まれている多結晶Si
と絶縁膜を介して隣接する不純物拡散層とを接続した状
態を示している。このような状態はｄ・RAMの溝容量型
メモリセルの溝内容量部と隣接するスイツチングトラン
ジスタのソースあるいはドレインを構成する不純物拡散
層との接続をとる際に遭遇する。第６図は、極めて簡略
化した構造図を示しており、溝41,SiO₂43,多結晶Si44,
不純物拡散層45,絶縁膜46から成り、溝内の多結晶Si44
が容量部に、不純物拡散層45がドレインに相当してい
る。両者はSiO₂43によつて絶縁されているが、表面に形
成した絶縁膜46の所定の領域に開口を設けることによ
り、不純物を含有する単結晶Si45と多結晶Si44がひとつ
の開口部内に異なる種材料として共存している。しか
し、本発明に基づく不純物含有多結晶Siの成長において
は膜材料の違いによる成長速度の差はほとんどない。従
つて、両種材料から成長し始めた多結晶Siは、第５図の
場合と同様にSiO₂43を乗り越えて互いに接続し合い連続
膜となつて、両者の導通を得ることができる。

第７図は、例えば不純物拡散層54とその上方で絶縁膜
52および55で挾まれた多結晶Si53の側壁部との接続を、
不純物含有選択成長多結晶Siで接続する場合の例であ
る。拡散層54からは上方へ一様に、多結晶Si53の側壁か
らは横方向へ一様にそれぞれ成長が始まるが、絶縁膜52
の膜厚分が成長した後には両者の成長膜は連続的とな
り、容易に導通を得ることができる。

上述の各実施例によれば、絶縁膜の有無，異種種材料
がひとつの開口部内に共存することの如何、形状の如何
によらず不純物含有多結晶Siを選択的に自己整合で成長
させることができる利点がある。

実施例５本実施例では、リソグラフイー技術では開口が困難な
極微小領域を選択成長させたSiで埋め、表面を平坦化す
る例について第８図および第９図により説明する。

第８図は、複数のMOSトランジスタが極めて近接して
いる場合の間隙を多結晶Siで埋めるた例である。例えば
64メガビツトｄ・RAMを念頭におき、ゲート長0.3μｍ、
ゲート間隔0.4μｍの場合について説明する。Si基板61
上にゲート酸化膜62を形成し、多結晶Siからなるゲート
電極63をSiO₂64をマスクとしてドライエツチング加工す
る。その後、厚さ0.15μｍのSiO₂膜をLPCVD法により全
面に形成し、さらに全面ドライエツチング法によりゲー
ト電極の側壁にのみサイドウオール65を残存させる。サ
イドウオール形成後の隣合うサイドウオール間隔は、0.
4−0.15×２＝0.1μｍと極めて狭くなる。この状態でイ
オン打ち込み法によりドレイン部66および共通ソース部
67を形成した。

続いて、実施例１で述べた方法によりリンを含有する
多結晶Siを選択的に形成した。幅0.1μｍの間隔しかな
い狭い空間においても何ら形状異常を起こすことなく平
坦なSiが成長していた。これらの様子は走査型電子顕微
鏡による断面観察で容易に確認することができた。

第８図の状態は、超LSIの製造においては、しばしば
見られる場面であり、これらの段差を緩和しておくこと
が、配線の断線，短絡を防止する上で不可欠である。本
実施例のように選択成長を用いることにより容易に段差
緩和を達成できる。もし、選択成長させたSiとその上層
の配線層との導通が不要な場合、すなわた段差緩和だけ
を目的とする場合にはリンを含有しない多結晶でも良
い。

第９図は、第８図の場合をさらに拡張して、所定の領
域からのみ上層配線との導通を得る場合の例を示してい
る。

Si基板101上に素子分離領域となる厚いSiO₂102、ゲー
ト酸化膜103,不純物拡散層104および108,ゲート電極105
および絶縁膜106および107で表面構造体が構成されてい
る状態を（ａ）図に示した。

Si基板表面が露出している領域にリンを含まない多結
晶Si109を選択的に形成した。この時、絶縁膜106表面と
成長Siの高さが概略等しくなるようにした。続いて、厚
さ0.5μｍのSiO₂110とLPCVD法により被着堆積し、リソ
グラフイーとドライエツチング法により所定の領域にの
み開口111を形成した。さらにイオン打ち込み法を用い
て開口部内の多結晶Si109およびSi基板の一部領域にリ
ンを導入した（第９図（ｂ））。

次に、リンを含む多結晶Si112および113を選択的に、
開口部を埋めるように形成した（第９図（ｃ））。

次に、金属配線としてAl114をスパッタ法により被着
堆積し、パターニングして拡散層104と108の導通を得た
（第９図（ｄ））。

本実施例では最初に選択的に形成した多結晶Si109への
不純物の導入は、形成後のイオン打ち込み法によつた
が、もちろんリンを含む多結晶Siを選択成長させてもか
まわない。

本実施例は、最終的に異なる拡散層間の導通をとる例
としたが、間隔が極めて狭い２つのゲートの間の空間を
導電体てぜ埋設し、表面を平坦化した後、その上層導電
体との導通をとる構造の必要性は、例えば積層容量型の
ｄ・RAMでは必要不可欠となりつつある。本実施例の如
く不純物含有多結晶Siを選択的に成長させることにより
極めて簡便に実現することができる。

〔発明の効果〕

本発明によれば、不純物を含有する多結晶Siを選択的
に形成できるので、不純物導入工程，リソグラフイー工
程，ドライエツチング工程、それらに付随する洗浄、後
処理工程など一切が不要となり極めて簡便な製造工程を
構築できる効果がある。

また、800℃以下の低温で、且つ膜中に均一に不純物
が分布している多結晶Siを、Si基板表面に不純物拡散層
を形成するための拡散源として用いることができるた
め、基板内に直接不純物を導入するイオン打ち込み法に
比べて、制御性良く且つ浅い拡散層を実現できる効果が
ある。

さらに、種材料から均一な膜厚で成長させることがで
きるため、極めて複雑な凹凸を有する超LSIの凹部を埋
めて平坦化できる効果があり、加えてその上に形成され
る配線の信頼性を向上できる効果がある。

【図面の簡単な説明】

第１図は、本発明の原理に係る自然酸化膜を利用した多
結晶Siの選択成長を説明する断面図、第２図および第３
図は、不純物含有多結晶Siの選択成長を利用した本発明
の一実施例になる配線例を示す断面図、第４図は本発明
をMOSトランジスタの製造に利用した実施例を説明する
断面図、第５図，第６図および第７図は、本発明の種々
の応用例を説明する断面図、第８図および第９図は本発
明を、表面の凹凸を緩和するのに利用した実施例の断面
図である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/205 H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/336 H01L 29/78

Claims

(57)【特許請求の範囲】

【請求項１】半導体装置の製造方法において、単結晶Si
表面に自然酸化膜を局在成長させる工程と、化学気相成
長法によって自然酸化膜が局在成長された領域に不純物
を含有させながら多結晶Siを選択的に成長させる工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】単結晶Si基板上の所定の領域に素子分離領
域を形成する工程と、前記素子分離領域以外の領域にゲ
ート酸化膜を形成する工程と、ゲート電極となる第一の
の材料を前記ゲート酸化膜上に形成する工程と、第一の
材料上に積層して第一の絶縁膜を形成する工程と、写真
食刻法により第一の絶縁膜上の所定の領域に有機物のパ
ターンを形成する工程と、該有機物をマスクとしてドラ
イエッチング法により第一の絶縁膜にパターン転写を行
なう工程と、有機物を除去した後該第一の絶縁膜をマス
クとしてドライエッチング法により第一の材料にパター
ン転写を行なう工程と、化学気相成長法により全面に第
二の絶縁膜を堆積し連続的に全面ドライエッチングを行
なうことにより第一の絶縁膜および第一の材料から成る
積層膜の側壁に前記第二の絶縁膜から成るサイドウオー
ルを残しゲート電極となる第一の材料の側壁を絶縁膜で
被覆する工程と、ソース、ドレイン領域の両方もしくは
いずれか一方の単結晶Si基板表面を露出させる工程と、
露出した単結晶Si基板表面に自然酸化膜を局在成長させ
る工程と、不純物を含有する多結晶Siを選択的に成長さ
せる工程とを有することを特微とする半導体装置の製造
方法。
【請求項３】前記多結晶Siを選択的に成長させる工程
は、温度850°Ｃ以下とし、Siのソースガスはジクロロ
シラン（SiH₂Cl₂），モノシラン（SiH₄），ジシラン（S
i₂H₆）の中のいずれかひとつ、不純物のソースガスはホ
スフイン（PH₃），アルシン（AsH₃），スチビン（Sb
H₃），ジボラン（B₂H₆）の中のいずれかひとつとし、水
素（H₂）ガスおよび塩化水素（HCl）ガスを用いて行な
うことを特徴とする請求項１乃至２に記載の半導体装置
の製造方法。
【請求項４】単結晶Si上に形成した絶縁膜に開口を設け
る工程と、開口部内に露出した単結晶Si表面に自然酸化
膜を局在成長させる工程と、多結晶化したSiを選択的に
成長させ開口部を埋める工程とを有することを特徴とす
る半導体装置の製造方法。
【請求項５】単結晶Si上に形成した絶縁膜に複数の開口
を設ける工程と、複数の各開口部内に露出した単結晶Si
表面に自然酸化膜を局在成長させる工程と、多結晶化し
たSiを選択的に成長させ複数の各開口部を埋める工程
と、多結晶化したSiをさらに絶縁膜上を横方向に成長さ
せ互いの開口部から成長してきた多結晶化したSiを接触
させることによって導通を確保する工程とを有すること
を特徴とする半導体装置の製造方法。