JPS60105226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60105226A JPS60105226A JP21200183A JP21200183A JPS60105226A JP S60105226 A JPS60105226 A JP S60105226A JP 21200183 A JP21200183 A JP 21200183A JP 21200183 A JP21200183 A JP 21200183A JP S60105226 A JPS60105226 A JP S60105226A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- poly
- substrate
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- -1 argon ions (Ar'') Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はコンタクトホールをポリシリコンで埋め込んで
配線接続を行う半導体装置の製造方法に関する。
配線接続を行う半導体装置の製造方法に関する。
（ｂ） 技術の背景
シリコン（以下８１）はゲルマニウム（Ｇｅ）と並ぶ代
表的な単体半導体でアシ、現在大部分の半導体装置はＳ
ｔ単単結晶基金用いて作られている＠こ＼でＩＣ，ＬＳ
Ｉなどの半導体装置は８１基板ヘハ自？勧−＾勘山ｂＯ
１貫幡し＋ｚ−リｈ謙・ΔＬ１１゜成長或はヘテロエピ
タキシャル成長などを行い、薄膜形成技術と写真蝕刻技
術（ホトＩＪソグラフイ）を用い微細パターンを形成し
て製造されている０こ＼で基板中に作られた拡散層への
配線接続或は多を一配線構造をとる場合の配線接続など
は、絶縁層を貫いて基板に垂直に設けられているコンタ
クトホールを用いて行われている・ 本発明は８１基板中に設けられている拡散ｌ＠からなる
半導体領域と外部回路とを接続するコンタクトホールの
埋め込み方法に関するものである。
表的な単体半導体でアシ、現在大部分の半導体装置はＳ
ｔ単単結晶基金用いて作られている＠こ＼でＩＣ，ＬＳ
Ｉなどの半導体装置は８１基板ヘハ自？勧−＾勘山ｂＯ
１貫幡し＋ｚ−リｈ謙・ΔＬ１１゜成長或はヘテロエピ
タキシャル成長などを行い、薄膜形成技術と写真蝕刻技
術（ホトＩＪソグラフイ）を用い微細パターンを形成し
て製造されている０こ＼で基板中に作られた拡散層への
配線接続或は多を一配線構造をとる場合の配線接続など
は、絶縁層を貫いて基板に垂直に設けられているコンタ
クトホールを用いて行われている・ 本発明は８１基板中に設けられている拡散ｌ＠からなる
半導体領域と外部回路とを接続するコンタクトホールの
埋め込み方法に関するものである。
（Ｏ従来技術と問題点
８１基板への拡散層の形成はＳｔ基板に熱処理を施して
表面を酸化させ二酸化シリコン（Ｓｉｎｓ）からなる絶
縁層を形成するか化学気相成長法（ＣＶＤ）によシ窒化
シリコン（Ｓｉｓｌ’Ｌ）層を形成した後、写真蝕刻技
術により選択エツチングして絶縁層を窓開けし、この部
分に不純物元素のイオン注入を行うか或は熱拡散を行っ
て形成されている。
表面を酸化させ二酸化シリコン（Ｓｉｎｓ）からなる絶
縁層を形成するか化学気相成長法（ＣＶＤ）によシ窒化
シリコン（Ｓｉｓｌ’Ｌ）層を形成した後、写真蝕刻技
術により選択エツチングして絶縁層を窓開けし、この部
分に不純物元素のイオン注入を行うか或は熱拡散を行っ
て形成されている。
このようにして形成された拡散層の窓開は部はその面積
が狭い場合はそのま＼コンタクトホールとして使用され
、また広い場合は再び絶縁層が形成され配線接続形成位
置にコンタクトホールが形成されている。
が狭い場合はそのま＼コンタクトホールとして使用され
、また広い場合は再び絶縁層が形成され配線接続形成位
置にコンタクトホールが形成されている。
第り図はこのようにして設けられたコンタクトホール１
を含む絶縁層２の上にアルミニウム（Ａ４）ｒＷＩ３を
形成した状態を示すもので、この後でＡ１層３をホトエ
ツチングして配線パターンを形成することによシ基板４
の中に形成されている拡散層５との配線接続は完了する
。然し乍らこのような従来の接続法をとる場合には２つ
の問題がある〇その１つはコンタクトホールの孔径が約
１〔μｍ〕と少くなり、所謂サブミクロンパターンが形
成される場合は、コンタクトホール１での回路接続が不
完全となることである。
を含む絶縁層２の上にアルミニウム（Ａ４）ｒＷＩ３を
形成した状態を示すもので、この後でＡ１層３をホトエ
ツチングして配線パターンを形成することによシ基板４
の中に形成されている拡散層５との配線接続は完了する
。然し乍らこのような従来の接続法をとる場合には２つ
の問題がある〇その１つはコンタクトホールの孔径が約
１〔μｍ〕と少くなり、所謂サブミクロンパターンが形
成される場合は、コンタクトホール１での回路接続が不
完全となることである。
すなわちＡ４金網層の形成を真空蒸着などの方法で等方
向に行うことは困難であることからコンタクトホール１
などの段差部分では析出が不連続となり従って断線モー
ドとなる〇 他の１つはコンタクトホール１の底部における固相エピ
タキシャル成長の発生である。
向に行うことは困難であることからコンタクトホール１
などの段差部分では析出が不連続となり従って断線モー
ドとなる〇 他の１つはコンタクトホール１の底部における固相エピ
タキシャル成長の発生である。
すなわちコンタクトホール１の底部にＡ１層３が真空蒸
着法などで形成されてＳｌとＡ７とが相互に接触してい
る状態で高温に保持されていると拡散層５の中のＳｌ原
子がＡｔ層３の中に拡散してエピタキシャル成長をする
０ 第１図の破線領域はエピタキシャル成長領域６を示して
いる◎こ＼でエピタキシャル成長領域６はＡ！原子を多
量に含有したＰ型半導体であり、一方拡散層５はＮＷ半
導体として形成する場合が多いため界面においてＰＮ接
合が形成されて整流作用を持つことになる。
着法などで形成されてＳｌとＡ７とが相互に接触してい
る状態で高温に保持されていると拡散層５の中のＳｌ原
子がＡｔ層３の中に拡散してエピタキシャル成長をする
０ 第１図の破線領域はエピタキシャル成長領域６を示して
いる◎こ＼でエピタキシャル成長領域６はＡ！原子を多
量に含有したＰ型半導体であり、一方拡散層５はＮＷ半
導体として形成する場合が多いため界面においてＰＮ接
合が形成されて整流作用を持つことになる。
このような界面現象はコンタクトホール１の面積が大き
い場合は顕著に現われないが微少化するに従って電流密
度が大きくなるため顕著となり、信頼性の点から使用で
きなくなる。
い場合は顕著に現われないが微少化するに従って電流密
度が大きくなるため顕著となり、信頼性の点から使用で
きなくなる。
（ｄ） 発明の目的
本発明はコンタクトホールの微少化にあたっても充分な
導通が確保できるコンタクトホールの埋込み配線法を提
供することを目的とする。
導通が確保できるコンタクトホールの埋込み配線法を提
供することを目的とする。
（ｅ） 発明の構成
本発明の目的はシリコン基板上の絶縁層にコンタクトホ
ールを形成し、該コンタクトホール内にポリシリコンを
選択成長させた後、導体パターンを形成してコンタクト
電極形成を行うことを特徴とする半導体装置の製造方法
によシ達成することができる。
ールを形成し、該コンタクトホール内にポリシリコンを
選択成長させた後、導体パターンを形成してコンタクト
電極形成を行うことを特徴とする半導体装置の製造方法
によシ達成することができる。
（ｆ） 発明の実施例
本発明は最近になって選択エピタキシャル成長技術が実
用化したのに伴いなされたものである口すなわたＳｌ基
板上の特定位置例えばコンタクトホールなと絶縁層に窓
開けされて基板結晶が露出している位置、或はボ１３８
１層が露出している位置にのみ選択的にエピタキシャル
成長させる技術はかなシ以前より知られていたが、現実
には窓開けされた特定位置以外にもランダムにＳｔの成
長が起るためこの技術を量産工程で使用することは無か
った〇 然しエピタキシャル成長を１〜数Ｌ Ｏ（ｔｏｒｒ ）
の減圧雰囲気中で行う減圧選択エピタキシャル技術が開
発されるに及んで窓開けされた部分のみに８１を成長さ
せることが可能となりｉ。
用化したのに伴いなされたものである口すなわたＳｌ基
板上の特定位置例えばコンタクトホールなと絶縁層に窓
開けされて基板結晶が露出している位置、或はボ１３８
１層が露出している位置にのみ選択的にエピタキシャル
成長させる技術はかなシ以前より知られていたが、現実
には窓開けされた特定位置以外にもランダムにＳｔの成
長が起るためこの技術を量産工程で使用することは無か
った〇 然しエピタキシャル成長を１〜数Ｌ Ｏ（ｔｏｒｒ ）
の減圧雰囲気中で行う減圧選択エピタキシャル技術が開
発されるに及んで窓開けされた部分のみに８１を成長さ
せることが可能となりｉ。
具体的には水素（Ｈ８）ガスをキャリヤとしジクロール
シラン（ＳＩＨｔＣ／Ｉｔ）、 トリクロールシラン（
８１ＨＣら）、四塩化硅素（ＳｉＣム）などのＳｉの塩
化物をｓｉ基板が載置され、９００−１０００（’Ｃ）
に加熱されている反応室内に導入すると共に排気系を用
いて１〜Ｂ Ｏ（ｔｏｒｒ ）の規定圧に減圧すること
により、Ｓｌ結晶上にはＳｌ結晶層をまたポ１ｊＳ１上
にはポリ８１層を正確にパターン通りに形成することが
可能となったＯ 本発明はコンタクトホールをポリＳｔで埋めこの上にＡ
！導体パターンを形成することにより、コンタクトホー
ルが微少化した場合に生じ易い断線モードを無くすると
共にＳｔの固相エピタキシャル成長の発生を無くするも
のでおる。
シラン（ＳＩＨｔＣ／Ｉｔ）、 トリクロールシラン（
８１ＨＣら）、四塩化硅素（ＳｉＣム）などのＳｉの塩
化物をｓｉ基板が載置され、９００−１０００（’Ｃ）
に加熱されている反応室内に導入すると共に排気系を用
いて１〜Ｂ Ｏ（ｔｏｒｒ ）の規定圧に減圧すること
により、Ｓｌ結晶上にはＳｌ結晶層をまたポ１ｊＳ１上
にはポリ８１層を正確にパターン通りに形成することが
可能となったＯ 本発明はコンタクトホールをポリＳｔで埋めこの上にＡ
！導体パターンを形成することにより、コンタクトホー
ルが微少化した場合に生じ易い断線モードを無くすると
共にＳｔの固相エピタキシャル成長の発生を無くするも
のでおる。
第２図は本発明を実施したコンタクトホール部の配線接
続を示すもので、拡散層５の上に設けられているコンタ
クトホールはポリＳｉ層７により埋められており、１１
導体パターン８が絶縁層２の上に設けられてコンタクト
ホールのポリＳ１層７と接続する構造をとる。か＼る配
線接続を行うに当って解決を要することはポリＳｉ層７
の選択成長を拡散層５の上に直接行うことが不可能なこ
とで、もし行う場合は８１結晶がそのま＼成長してしま
う。
続を示すもので、拡散層５の上に設けられているコンタ
クトホールはポリＳｉ層７により埋められており、１１
導体パターン８が絶縁層２の上に設けられてコンタクト
ホールのポリＳ１層７と接続する構造をとる。か＼る配
線接続を行うに当って解決を要することはポリＳｉ層７
の選択成長を拡散層５の上に直接行うことが不可能なこ
とで、もし行う場合は８１結晶がそのま＼成長してしま
う。
そこで次のような方法をとる。
その１つは、アルゴンイオン（Ａｒ”）のような不活性
イオンをスパッタして拡散［ｉ５表面め格子配列を乱す
ことである。
イオンをスパッタして拡散［ｉ５表面め格子配列を乱す
ことである。
例えば第３図に示すように、コンタクトホール１が窓開
けされている基板をスパッタ装置の陽極に設置しＡｒ雰
囲気中でスパッタし飛来するイオン濃度を１０”Ｃ個／
ｃｍｔ〕程度に保てば拡散層５の表面に歪を与えること
ができ、減圧選択成長においてポリＳ１の成長が可能と
なる口なお、このスパッタ処理に際して拡散層５０表面
が薄くエツチングされるが一向に差支えない０ また次の方法はコンタクトホール部を窓開けした絶縁層
２の表面にポリＳ１を成長させ、これにプラズマエラ竿
ングなどのドライエツチングを施して絶縁層２の上に形
成されたポリＳｉ層を除き、コンタクトホールｌの底部
のみにポリＳｉ層９を残すものでおる。
けされている基板をスパッタ装置の陽極に設置しＡｒ雰
囲気中でスパッタし飛来するイオン濃度を１０”Ｃ個／
ｃｍｔ〕程度に保てば拡散層５の表面に歪を与えること
ができ、減圧選択成長においてポリＳ１の成長が可能と
なる口なお、このスパッタ処理に際して拡散層５０表面
が薄くエツチングされるが一向に差支えない０ また次の方法はコンタクトホール部を窓開けした絶縁層
２の表面にポリＳ１を成長させ、これにプラズマエラ竿
ングなどのドライエツチングを施して絶縁層２の上に形
成されたポリＳｉ層を除き、コンタクトホールｌの底部
のみにポリＳｉ層９を残すものでおる。
すなわちＨ，ガスをキャリヤとしシラン（ｓｔｕ＋）を
反応室に導きｔ（ｔｏｒｒ）程度の減圧雰囲気中で基板
温度を６００（’Ｃ）程度に保持すると基板上に全面に
互ってポリＳｉ層が形成されるＯこ＼でＣＶＤ法で形成
するためコンタクトホールのような凹部は表面の平坦部
に較べて厚く形成され、一方プラズマエッチングのよう
な等方性エツチングにおいては凹部は充分にはエツチン
グされない。かくして第４図に示すように、コンタクト
ホール１の部分のみに薄くポリ８１層９を残すことがで
き、次に減圧選択成長を行うことによりポリ８１層でコ
ンタクトホールを埋めることができる。
反応室に導きｔ（ｔｏｒｒ）程度の減圧雰囲気中で基板
温度を６００（’Ｃ）程度に保持すると基板上に全面に
互ってポリＳｉ層が形成されるＯこ＼でＣＶＤ法で形成
するためコンタクトホールのような凹部は表面の平坦部
に較べて厚く形成され、一方プラズマエッチングのよう
な等方性エツチングにおいては凹部は充分にはエツチン
グされない。かくして第４図に示すように、コンタクト
ホール１の部分のみに薄くポリ８１層９を残すことがで
き、次に減圧選択成長を行うことによりポリ８１層でコ
ンタクトホールを埋めることができる。
また別の方法としては、先と同様に基板全面に互ってポ
リ８１層を形成し、コンタクトホールｌの部分のみをホ
トレジストで覆い選択エツチングを施して絶縁層２の上
のポリＳ１層を除去し、その後は先に記したと同様にコ
ンタクトホール１のポ’ＪＳＬｆ＠の上に減圧選択成長
を行えばよい。
リ８１層を形成し、コンタクトホールｌの部分のみをホ
トレジストで覆い選択エツチングを施して絶縁層２の上
のポリＳ１層を除去し、その後は先に記したと同様にコ
ンタクトホール１のポ’ＪＳＬｆ＠の上に減圧選択成長
を行えばよい。
以上のような何れかの方法によりコンタクトホール１を
ポリＳｉ層で埋め、次にこの部分に燐イオン（ｐｇ ”
）或は砒素イオン（Ａｓ ”）のイオン注入を行うか或
は塩化ホスホリル（ＰＯ（Ｊｓ）などを用いてＰなどの
不純物イオンを拡散させればポリ８１層の低抵抗化が可
能であゃ、この上にＡ７などからなる導体パターンを形
成すれば、第２図に挙げたような配線接続が完成される
０なおコンタクトホール１に８１結晶層を成長させこれ
にイオン注入或は不純物イオンを熱拡散させて低抵抗化
する方法もあるが、ポ１Ｊｓｉ層を形成する場合は不純
物の拡散が速いため低抵抗化が容易であシ、またＡＪを
導体パターンとして用いる場合でも固相エピの生成を抑
制することができる。
ポリＳｉ層で埋め、次にこの部分に燐イオン（ｐｇ ”
）或は砒素イオン（Ａｓ ”）のイオン注入を行うか或
は塩化ホスホリル（ＰＯ（Ｊｓ）などを用いてＰなどの
不純物イオンを拡散させればポリ８１層の低抵抗化が可
能であゃ、この上にＡ７などからなる導体パターンを形
成すれば、第２図に挙げたような配線接続が完成される
０なおコンタクトホール１に８１結晶層を成長させこれ
にイオン注入或は不純物イオンを熱拡散させて低抵抗化
する方法もあるが、ポ１Ｊｓｉ層を形成する場合は不純
物の拡散が速いため低抵抗化が容易であシ、またＡＪを
導体パターンとして用いる場合でも固相エピの生成を抑
制することができる。
倣）発明の効果
本発明はコンタクトホールに直接Ａ４配線パターンを形
成して回路接続する方法ではコンタクトホール径が少く
なると断線状態となり易く、また固相エピタキシャル成
長の影幇が顕著となるためこれを解決する方法としてな
されたものでおって、本発明の実施によシこれらの問題
点が解決され信頼度の高い配線接続が可能となる。
成して回路接続する方法ではコンタクトホール径が少く
なると断線状態となり易く、また固相エピタキシャル成
長の影幇が顕著となるためこれを解決する方法としてな
されたものでおって、本発明の実施によシこれらの問題
点が解決され信頼度の高い配線接続が可能となる。
第１図は従来のコンタクトホール部の配線接続を示す断
面図、第２図は本発明に係る配線接続を示す断面の斜視
図、第３図および第４図は本発明の詳細な説明する断面
図である。
面図、第２図は本発明に係る配線接続を示す断面の斜視
図、第３図および第４図は本発明の詳細な説明する断面
図である。
Claims (1)
- シリコン基板上のＩＩ！ｌＩｋ層にコンタクトホールを
形成し、該コンタクトホール内にポリシリコンを選択成
長させた後、導体パターンを形成してコンタクト電極形
成を行うことを特徴とする半導体装置の製造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21200183A JPS60105226A (ja) | 1983-11-11 | 1983-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21200183A JPS60105226A (ja) | 1983-11-11 | 1983-11-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60105226A true JPS60105226A (ja) | 1985-06-10 |
Family
ID=16615248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21200183A Pending JPS60105226A (ja) | 1983-11-11 | 1983-11-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60105226A (ja) |
-
1983
- 1983-11-11 JP JP21200183A patent/JPS60105226A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262483B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5963822A (en) | Method of forming selective epitaxial film | |
| KR100233834B1 (ko) | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| JP2699921B2 (ja) | 半導体装置の製造方法 | |
| EP0199497A2 (en) | Process for fabricating a self-aligned bipolar transistor | |
| JPH06342802A (ja) | 高性能半導体装置及びその製造方法 | |
| JPH0955387A (ja) | 半導体集積回路装置の製造方法 | |
| EP0144762A1 (en) | Methods for forming closely spaced openings and for making contacts to semiconductor device surfaces | |
| JP4150076B2 (ja) | 半導体装置の製造方法 | |
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS60105226A (ja) | 半導体装置の製造方法 | |
| JPH03154372A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPS60105227A (ja) | 半導体装置の製造方法 | |
| JPS6024013A (ja) | 半導体装置の製造方法 | |
| JPS6214422A (ja) | 半導体装置の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPH05166943A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH11214401A (ja) | 半導体装置の製造方法 |