KR930000309B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR930000309B1
KR930000309B1 KR1019890016957A KR890016957A KR930000309B1 KR 930000309 B1 KR930000309 B1 KR 930000309B1 KR 1019890016957 A KR1019890016957 A KR 1019890016957A KR 890016957 A KR890016957 A KR 890016957A KR 930000309 B1 KR930000309 B1 KR 930000309B1
Authority
KR
South Korea
Prior art keywords
tungsten film
contact hole
chemical vapor
vapor deposition
film
Prior art date
Application number
KR1019890016957A
Other languages
English (en)
Other versions
KR910010625A (ko
Inventor
김의송
고광옥
박선후
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019890016957A priority Critical patent/KR930000309B1/ko
Priority to JP2046027A priority patent/JPH03169010A/ja
Priority to DE4018801A priority patent/DE4018801A1/de
Priority to GB9013037A priority patent/GB2239661A/en
Publication of KR910010625A publication Critical patent/KR910010625A/ko
Application granted granted Critical
Publication of KR930000309B1 publication Critical patent/KR930000309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1도는 종래의 선택적 화학 기상 증착법에 의해 형성된 반도체 장치의 단면도.
제2도는 종래의 선택적 화학 기상 증착법에 의해 형성된 텅스텐막의 누설전류 특성을 나타낸 것으로서, (A)는 텅스텐막을 저온에서 증착시켰을 때이고, (B)는 텅스텐막을 고온에서 증착시켰을 때의 텅스텐막의 누설전류 특성을 나타낸 도면.
제3도는 본 발명의 선택적 화학 기상 증착법에 의해 형성된 반도체 장치의 단면도.
제4도는 본 발명의 선택적 화학 기상 증착법에 의해 형성된 텅스텐막의 누설전류 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 접합층
3 : 절연막 4, 41, 42 : 텅스텐막
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 금속배선 형성시 선택적 화학 기상 증착법에 의해 텅스텐막을 형성하여 접촉구 부위에서의 단차 피복성을 향상시키는 방법에 관한 것이다.
반도체 장치가 점점 고집적화되어 감에 따라 금속배선 형성시 접촉구에서의 단차 피복성이 큰 문제로 대두되는데, 이러한 단차 피복성의 문제를 해결하기 위하여 선택적 화학 기상 증착법으로 접촉구 부위에서만 텅스텐막을 형성하는 방법이 제안되었다.
제1도는 종래의 선택적 화학 기상 증착법에 의해 형성된 텅스텐막의 단면도를 나타낸 것이다.
도면에서 보는 바와 같이, 반도체 기판(1)상에 불순물을 확산시켜 접합층(2)을 형성하고, 그 위에 절연막(3)을 도포시킨 후 통상의 사진, 식각 공정을 거쳐 접촉구를 형성한다. 접촉구를 형성한 후, 이 접촉구에만 화학 기상 증착법에 의해 텅스텐막(4)을 선택적으로 성장시킨다.
이때, 상기 텅스텐막(4)을 250℃ 정도의 저온상태에서 성장시키는 경우에는, 텅스텐막의 증착속도가 느리지만 제2도에 도시한 바와 같이 양호한 누설전류를 얻을 수 있다. 그러나, 상기 텅스텐막(4)을 450℃ 정도의 고온상태에서 성장시키는 경우에는 텅스텐막의 증착속도가 빠른 반면 누설전류의 특성이 제3도에 나타낸 바와 같이 나빠지는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 금속배선 형성시 접촉구에 저온상태에서 텅스텐막을 화학적 기상 증착법으로 성장시키고, 다시 고온상태에서 텅스텐막을 화학적 기상 증착법으로 성장시켜 텅스텐막의 증착속도를 증가시키는 반도체 장치의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 상기와 같이 텅스텐막을 2차에 걸쳐 성장시켜 접촉구에서의 단차 피복성을 향상시키면서 누설전류를 적게 하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 장치의 제조방법중 금속배선 형성시 금속배선의 접촉구에 텅스텐을 1차로 저온상태에서 선택적으로 화학 기상 증착시키는 공정과, 접촉구내에 성장된 상기 텅스텐막상에 고온상태에서 텅스텐막을 2차로 선택적으로 화학 기상 증착시키는 공정이 연속적으로 이루어지는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
제3도는 본 발명의 실시예에 따른 반도체 장치의 단면도를 나타낸 것이다.
도면에 있어서, 기판에 형성된 소자부분을 생략하였으며, 기판의 소정 소자부분에 접촉되는 부분은 필요한 부위에서 절연막을 통하여 접촉구를 형성하므로써 접속하게 된다는 것은 이미 잘 알려진 사실이다.
제3도를 참조하면, 반도체 기판(1)상에 접합층(2)을 형성한 후, 이 접합층(2)상에 절연막(3)을 두껍게 형성한다. 그 후, 접합층(2)과 금속배선을 형성하기 위하여 사진식각공정을 거쳐 절연막(3)을 식각하므로써, 접합층(2)상에 접촉구를 형성한다.
이 접촉구에만 텅스텐막을 성장시키기 위하여 250℃ 이하의 저온상태에서 선택적으로 텅스텐막(41)을 1000Å 정도의 두께로 화학 기상 증착시킨다. 1차로 250℃ 이하의 저온상태에서 텅스텐막을 화학증착시키는 것은 누설전류의 증가를 방지하기 위한 것이며, 이때 텅스텐막의 화학증착조건은 SiH4 가스 2.5SCCM(Standard Cubic Centimeter per Minute), WF7가스 4.2SCCM, H2 가스 175SCCM, Ar 가스 5SCCM를 흐르게 하고, 120mTorr의 압력하에서 26초간 실시하였다.
또한, 텅스텐막의 화학 기상 증착시 웨이퍼는 1매씩 진행되고, 이 웨이퍼를 적외선 램프를 사용하여 가열하는 방식이다.
다음에, 상기 증착된 1차 텅스텐막(41)상에 350℃ 이상의 고온상태에서 2차로 텅스텐막(42)을 선택적으로 화학 기상 증착시킨다. 이때, 2차 텅스텐막(42)의 화학 기상 증착조건은 온도가 350℃ 이상의 고온상태인 것을 제외하고는 상기 1차 텅스텐막 (41)을 증착시킬 때와 동일하며, 증착시간은 접촉구에 형성되는 텅스텐막의 두께에 따라 결정되게 된다.
그러므로, 상기와 같은 방법으로 접촉구내에 텅스텐막을 형성시키면, 제5도에 도시한 바와 같이 누설전류 특성을 안정되게 유지할 수 있으며, 또한 텅스텐막의 증착속도를 증가시킬 수 있다.
상기 텅스텐막(41), (42)을 화학 기상 증착시키는 공정은 하나의 챔버내에서 연속적으로 실시되거나, 또는 제1챔버내에서 저온상태에서 텅스텐막(41)을 화학 기상 증착시키는 공정이 수행된 후, 다른 챔버내에서 고온상태에서 텅스텐막(42)을 화학 기상 증착시키는 공정이 대기에 노출됨이 없이 연속적으로 이루어지게 된다.
상기한 본 발명에 의하면, 텅스텐막을 저온상태에서 화학 기상 증착시킨 후 다시 고온상태에서 2차로 화학 기상 증착시키므로써 누설전류 특성을 안정되게 유지하면서 텅스텐막의 증착속도를 2배이상으로 증가시킬 수 있으며, 이에 따라 생산성을 크게 향상시킬 수 있는 이점이 있다.

Claims (3)

  1. 접합층(2)이 형성된 반도체 기판(1)상에 절연막(3)을 형성하고, 이 접합층(2) 상부에 접촉구를 형성한 후 이 접촉구를 통하여 접합층(2)과 금속배선을 하는 반도체 장치의 제조방법에 있어서, 상기 접촉구의 형성후, 1차로 텅스텐막(41)을 접촉구에만 선택적으로 250℃ 이하의 저온상태에서 화학 기상 증착시키는 제1공정과, 상기 1차 텅스텐막(41)상에 2차로 텅스텐막(42)을 선택적으로 350℃ 이상의 고온상태에서 화학 기상 증착시키는 제2공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제1공정과, 제2공정이 하나의 챔버내에서 연속적으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 제1공정이 제1챔버내에서 수행된 후, 상기 제2공정은 제2챔버내에서 대기의 노출없이 연속적으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019890016957A 1989-11-22 1989-11-22 반도체 장치의 제조방법 KR930000309B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019890016957A KR930000309B1 (ko) 1989-11-22 1989-11-22 반도체 장치의 제조방법
JP2046027A JPH03169010A (ja) 1989-11-22 1990-02-28 半導体装置の製造方法
DE4018801A DE4018801A1 (de) 1989-11-22 1990-06-12 Verfahren zur herstellung einer halbleitervorrichtung
GB9013037A GB2239661A (en) 1989-11-22 1990-06-12 Semiconductor devices provided with two metallic films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890016957A KR930000309B1 (ko) 1989-11-22 1989-11-22 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR910010625A KR910010625A (ko) 1991-06-29
KR930000309B1 true KR930000309B1 (ko) 1993-01-15

Family

ID=19291917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890016957A KR930000309B1 (ko) 1989-11-22 1989-11-22 반도체 장치의 제조방법

Country Status (4)

Country Link
JP (1) JPH03169010A (ko)
KR (1) KR930000309B1 (ko)
DE (1) DE4018801A1 (ko)
GB (1) GB2239661A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
KR960006436B1 (ko) * 1992-12-17 1996-05-15 삼성전자주식회사 반도체장치의 콘택플러그 형성방법
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849260A (en) * 1986-06-30 1989-07-18 Nihon Sinku Gijutsu Kabushiki Kaisha Method for selectively depositing metal on a substrate
JPS63149378A (ja) * 1986-12-12 1988-06-22 Fujitsu Ltd 気相成長方法
JPS63153273A (ja) * 1986-12-16 1988-06-25 Matsushita Electric Ind Co Ltd 金属薄膜の選択堆積方法
DE3818509A1 (de) * 1987-06-01 1988-12-22 Gen Electric Verfahren und einrichtung zum herstellen eines niederohmigen kontaktes mit aluminium und dessen legierungen durch selektives niederschlagen von wolfram
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
EP0319214A1 (en) * 1987-12-04 1989-06-07 AT&T Corp. Method for making semiconductor integrated circuits using selective tungsten deposition

Also Published As

Publication number Publication date
DE4018801A1 (de) 1991-05-23
JPH03169010A (ja) 1991-07-22
KR910010625A (ko) 1991-06-29
GB9013037D0 (en) 1990-08-01
GB2239661A (en) 1991-07-10

Similar Documents

Publication Publication Date Title
US4540607A (en) Selective LPCVD tungsten deposition by the silicon reduction method
US6136690A (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US4545115A (en) Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates
JPH02192127A (ja) Ｔ型ゲート形状を有する自己整合ｍｅｓｆｅｔの製造方法
US4090915A (en) Forming patterned polycrystalline silicon
US5322806A (en) Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing
KR930000309B1 (ko) 반도체 장치의 제조방법
KR950030308A (ko) 반도체 장치 제조방법
JPS6355932A (ja) 半導体装置の製造方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100443353B1 (ko) 반도체 소자의 장벽금속막 형성 방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
JP2519756B2 (ja) 半導体装置の製造方法
US5324536A (en) Method of forming a multilayered structure
JPH0258217A (ja) 金属膜の形成方法
JPS6235539A (ja) 半導体装置の製造方法
JP2907236B2 (ja) 半導体装置の製造方法
KR950005258B1 (ko) 블랭킷 cvd 텅스텐 형성방법
KR960006696B1 (ko) 반도체 소자의 2단계 선택 금속 플러그 형성방법
KR930005484B1 (ko) 반도체 집적회로의 금속배선 방법
JPH02231714A (ja) 半導体装置の製造方法
JPH05291179A (ja) 半導体装置の製造方法
KR100214526B1 (ko) 반도체 배선 형성방법
KR0141966B1 (ko) 배선금속박막의 제조방법
KR0179021B1 (ko) 이중 층간절연막 증착방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 17

EXPY Expiration of term