KR960006436B1 - 반도체장치의 콘택플러그 형성방법 - Google Patents

반도체장치의 콘택플러그 형성방법 Download PDF

Info

Publication number
KR960006436B1
KR960006436B1 KR1019920024628A KR920024628A KR960006436B1 KR 960006436 B1 KR960006436 B1 KR 960006436B1 KR 1019920024628 A KR1019920024628 A KR 1019920024628A KR 920024628 A KR920024628 A KR 920024628A KR 960006436 B1 KR960006436 B1 KR 960006436B1
Authority
KR
South Korea
Prior art keywords
tungsten
deposition
sih
contact plug
forming
Prior art date
Application number
KR1019920024628A
Other languages
English (en)
Other versions
KR940016690A (ko
Inventor
배대록
박선후
고광만
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920024628A priority Critical patent/KR960006436B1/ko
Priority to DE4342702A priority patent/DE4342702A1/de
Priority to GB9325796A priority patent/GB2273816B/en
Priority to JP5344335A priority patent/JPH06224195A/ja
Priority to CN93119872A priority patent/CN1042473C/zh
Publication of KR940016690A publication Critical patent/KR940016690A/ko
Application granted granted Critical
Publication of KR960006436B1 publication Critical patent/KR960006436B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

반도체장치의 콘택플러그 형성방법
제1도는 종래방법에 의해 콘택플러그를 형성시키기 위한 일실시예의 로의 온도 프로파일 및 반응가스의 유량을 도시하고 있으며,
제2도는 종래 및 본 발명의 방법에 의한 비아콘택홀에 따른 콘택저항을 비교하여 나타낸 막대그래프이고,
제3도는 종래방법에 의해 콘택플러그를 형성한 후 그 결과의 평면을 나타내고 있는 SEM 사진이고,
제4도는 본 발명에 의한 반도체장치의 비아 콘택플러그 형성을 위한 일 실시예로서 로의 온도 프로파일 및 반응가스 유량을 나타내고 있으며,
제5도 및 제6도는 본 발명에 의해 콘택플러그를 형성한 후 그 결과의 평면 및 단면을 나타내고 있는 SEM 사진이다.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 선택적 텅스텐(Selective Tungsten)을 이용하여 다층배선간의 연결을 위해 형성되는 비아콘택(Via Contact)에 콘택플러그(Contact Plug)를 형성하는 방법에 관한 것이다.
반도체장치의 고집적화로 설계치수가 써브미크론(submicron) 이하로 미소화됨에 따라 콘택홀이 큰 종횡비(aspect ratio)를 갖게되면서 우수한 단차피복성(step coverage)을 갖는 금속 플러그가 요구되었다. 이에따라 기존의 알루미늄(Al) 스퍼터링(sputtering)에 의한 콘택홀 매몰은 콘택홀의 종횡비 증가에 의해 보이드(void) 등의 결함이 발생하거나 단차피복성이 불량하게 되어 배선의 단락(short)이나 힐룩(hill lock)을 유발시켜 반도체 장치의 신뢰성을 저하시키게 되었다. 따라서 최근에는 금속층의 제조공정을 화학기상증착(Chemical Vapor Deposition) 방식으로 전환하려는 노력이 진행되고 있으며, 이 가운데 우수한 평탄도를 제공할 수 있는 선택적 텅스텐 화학기상증착법이 부각되고 있다.
상기 선택적 텅스텐 화학기상증착법을 이용하여 반도체장치의 비아콘택홀에 콘택플러그를 형성하는 종래의 반도체장치 제조방법을 보면, 먼저, 반도체기판 상에 형성된 하부도전층 상에 층간절연막을 형성하고 상기 층간절연막에 통상적인 사진식각공정을 통하여 상기 하부도전층과 후속공정에서 형성될 상부도전층과의 접속을 위한 비아콘택홀을 형성한 다음, 선택적 텅스텐 화학기상증착법에 의해 상기 비아콘택홀을 매몰시키는 텅스텐플러그를 형성한다. 이때, 선택적 텅스텐을 이용하여 비아콘택홀에 플러그를 형성함에 있어서 해결해야 할 문제점은 선택적 텅스텐 증착시 절연막 상에는 텅스텐이 성장하지 않고, 알루미늄과 같은 도전충에만 텅스텐이 성장하는 선택성을 유지시키는 것이다. 그러나, 선택성은 증착온도 및 절연물질의 종류, 표면의 오염도 및 반응기체들의 유량비(flow fate) 등에 의해 크게 영향을 받으므로 화학기상증착 공정은 우선적으로 텅스텐의 선택성을 만족시키기 위한 조건으로 하는 것이 중요하다.
첨부도면 제1도에 종래방법에 의해 콘택플러그를 형성시키기 위한 일실시예의 로의 온도 프로파일 및 반응가스의 유량을 도시하고 있으며, 이를 참조하여 보면, 알루미늄 배선상의 선택적 텅스텐에 의한 비아콘택플러그 형성시 기존의 증착방법은 알루미늄 상에 TiW 등과 같은 캡핑(cappion) 물질을 증착한 뒤 텅스텐을 증착하거나, 알루미늄 표면의 자연산화막을 제거하기 위하여 고온 열처리를 실시하거나, 플라즈마(plasma) 처리같은 건식크리닝(dry cleaning) 혹은 HF처리같은 습식크리닝(wet cleaning) 등의 전처리를 거친 뒤 400℃ 이상의 고온에서 WF6＝40sccm, SiH4＝10sccm, H2＝1000sccm 정도의 유량으로 SiH4환원반응에 의해 텅스텐을 증착하는 것이 일반적인 방법으로 사용되고 있다. 이때, 고온에 증착하는 이유는 초기 텅스텐 증착반응시 알루미늄과 WF6의 반응에 의해 발생하는 AlF3의 감소를 위한 것으로 이는 콘택저항과 밀접한 관계를 가지고 있다(제2도참조). 또, 비아콘택홀에서의 상부절연막은 일반적으로 PE(Plasma Enhanced)―SiH4산화막이 사용되고 있으나, 상기 PE-SiH4산화막은 여러가지 절연물질 중에서도 선택성이 매우 낮은 특성을 가지고 있으므로 플라즈마 처리같은 전처리를 실시하거나, 고온에서 SiH4환원반응에 의한 텅스텐 증착의 경우 PE-SiH4산화막 상에도 텅스텐 증착이 유발되어 후속의 금속배선 공정시에 단락이 발생하게 된다(제3도참조).
따라서 본 발명에서는 전처리를 실시하지 않고 수소 환원반응과 SiH4환원반응의 2단계 증착방법만을 실시하여 공정을 단순화하고 종래기술의 문제점인 선택성을 해결함과 동시에 안정된 비아콘택플러그를 형성시키는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 선택적 텅스텐 화학기상증착 방법을 이용한 비아콘택 플러그 형성방법에 있어서, 상기 선택적 텅스텐의 증착공정은 제1단계의 수소 환원반응공정 및 상기 제1단계의 수소 환원반응공정보다 저온공정인 제2단계의 SiH4환원반응공정으로 이루어지는 것을 특징으로 하는 반도체장치의 콘택플러그 형성방법을 제공한다.
본 발명의 바람직한 실시예에 의하면 상기 제1단계의 수소환원반응공정은 콘택저항을 감소시키기 위한 공정으로서, 350℃~400℃의 증착온도에서 WF6는 5sccm~10sccm, H2는 500sccm~1000sccm 정도의 유량으로 30초~120초간 텅스텐 증착공정을 진행하여 비아콘택 하부에 1000Å 이내의 얇은 텅스텐 막을 형성시키는 공정이다. 구체적으로 상기 수소 환원반응의 반응식은 WF6＋H2→W＋6HF↑으로 주어진다.
또한, 상기 제2단계의 SiH4환원반응공정은 텅스텐의 선택성을 증가시키기 위한 공정으로서, 250℃∼300℃의 증착온도에서 WF6는 20sccm∼40sccm, SiH4는 10sccm∼20sccm, H2는 500sccm∼1000sccm 정도의 유량으로 60초∼300초간 텅스텐 증착공정을 진행하여 비아콘택을 매몰시키는 공정이다.
구체적으로, 상기 SiH4환원반응공정의 반응식은, 2WF6＋3SiH4→2W＋3SiH4↑＋6H2또는 WF6＋SiH4→W＋SiH4↑＋2HF↑＋H2↑ 으로 주어진다.
본 발명에서는 알루미늄(AI2O3) 등의 도전층 상에 형성되어 있는 자연산화막을 제거하지 않은 상태에서 도전층 상에 텅스텐 증착시 350℃ 이상의 고온에서 수소환원반응에 의해 텅스텐을 얇게 증착시킨 후, 후속공정으로 300℃ 이하의 저온에서 SiH4환원반응에 의해 원하는 두께만큼 텅스텐을 증착하는 2단계 증착법을 사용하였다.
본 발명에 의한 반도체장치의 비아 콘택플러그 형성을 위한 로의 온도 프로파일 및 반응가스 유량을 나타낸 제4도를 참조하여 보면, 선택적 텅스텐 증착공정은 상기와 같이 먼저, 350℃의 증착온도에서 WF6는5sccm, H2는 100sccm 정도의 유량으로 60초간 진행하는 공정에 의해 비아콘택 하부에 텅스텐 막을 얇게 증착하여 콘택저항을 감소시키고, 이어서 270℃의 증착온도에서 WF6는 20sccm, SiH4는 10sccm, H2는1000sccm 정도의 유량으로 240초간 진행하는 공정에 의해 비아콘택을 매몰하여 콘택플러그를 형성함으로써 비아콘택이 형성된 상에서의 텅스텐의 증착을 억제시켜 후속공정인 금속배선 형성시 도전층간의 단락을 방지하여 신뢰성을 향상시킨다.
이하, 본 발명의 일실시예를 설명한다.
반도체기판 상에 하부도전층, 예컨대 알루미늄칭이 형성되고 상기 알루미늄층 상에 층간절연막으로서 예컨대 산화막이 형성되고 상기 산화막의 소정부분에 상기 하부도전층과 후속공정에서 형성될 상부도전층을 접속시키기 위한 비아콘택홀이 형성되어 있는 구조에 있어서, 상기 비아콘택홀을 매몰시키기 위한 콘택플러그를 형성하기 위해 먼저, 제1단계 공정인 수소환원공정을 400℃에서 진행하여 상기 비아콘택홀 하부, 즉 상기 알루미늄층 상에 텅스텐을 증착시킨다. 여기서, 텅스텐의 선택성 저하는 산화막 표면에 SiH4와 WF6의 반응기체를 흡착할 수 있는 흡착사이트(site)가 존재하여 이를 통해 텅스텐 핵생성이 발생되어 텅스텐 증착이 일어나는 현상으로 설명할 수 있다. 이러한 흡착사이트로는 SiF4나 SiF2또는 AlF3등이 있으며, 고온일수록 반응기체의 흡착과 증착이 용이하게 일어난다. 흡착사이트 중 SiF4나 SiF2나 SiH4환원반응시 발생하는 부산물이다.
따라서 본 발명에서는 상기한 흡착사이트의 생성을 억제하기 위해 초기 증착시 반응기체 중에 SiH4을 포함하지 않는 수소환원반응을 통해 텅스텐을 짧은 시간동안 증착하였다.
상기 공정을 진행 후, 계속해서 제2단계의 SiH4환원반응공정을 270℃의 온도에서 WF6는 20sccm, SiH4는 10sccm, H2는 1000sccm 정도의 유량으로 240초간 진행하면, 실험결과의 SEM 단면사진인 제5도 및 제6도에서와 같이 상기 비아콘택홀에 원하는 두께의 텅스텐을 매몰시켜 안정된 비아텅스텐플러그와 더불어 선택성을 크게 향상시킬 수 있다. 또한 상기 텅스텐의 선택성 저하를 방지하기 위한 상기 제2단계 공정에 있어서, 증착속도를 향상시켜 생산성을 높이고 경제적 손실을 최소화하기 위해서는 반응가스의 유량을 증가시킴으로써 현저하게 증착속도를 증가시킬 수도 있다.
따라서 상기한 본 발명의 방법에 의하면 종래방법에 비해 낮은 콘택저항과 높은 선택성 안정된 비아콘택플러그를 얻을 수 있는 제조방법이 제공되므로 고신뢰성의 반도체장치 생산이 가능하다.

Claims (3)

  1. 선택적 텅스텐 화학기상증착 방법을 이용한 비아콘택 플러그 형성방법에 있어서, 상기 선택적 텅스텐의 증착공정은 제1단계의 수소 환원반응공정보다 저온공정인 제2단계의 SiH4환원반응공정으로 이루어지는 것을 특징으로 하는 반도체장치의 콘택플러그 형성방법.
  2. 제1항에 있어서, 상기 제1단계의 수소 환원반응공정은 350℃∼400℃의 증착온도에서 WF6는 5sccm∼10sccm, H2는 500sccm∼1000sccm 정도의 유량으로 30초∼120초간 텅스텐 증착공정을 진행하여 비아콘텍 하부에 얇은 텅스텐막을 형성시키는 공정인 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  3. 제1항에 있어서, 상기 제2단계의 SiH4환원반응공정은 250℃∼300℃의 증착온도에서 WF6는 20sccm∼40sccm, SiH4는 10sccm∼20sccm, H2는 500sccm∼1000sccm 정도의 유량으로 60초∼300초간 텅스텐 증착공정을 진행하여, 텅스텐의 선택성을 증가시키면서 비아콘택홀에 텅스텐을 매몰시키는 공정인 것을 특징으로 하는 반도체장치의 콘택플러그 형성방법.
KR1019920024628A 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법 KR960006436B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019920024628A KR960006436B1 (ko) 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법
DE4342702A DE4342702A1 (de) 1992-12-17 1993-12-15 Verfahren zur Erzeugung eines Durchkontaktstiftes in einem Halbleiterbauelement
GB9325796A GB2273816B (en) 1992-12-17 1993-12-16 Method for forming a contact plug of a semiconductor device
JP5344335A JPH06224195A (ja) 1992-12-17 1993-12-17 半導体装置のコンタクトプラグ形成方法
CN93119872A CN1042473C (zh) 1992-12-17 1993-12-17 形成半导体器件接触塞的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024628A KR960006436B1 (ko) 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법

Publications (2)

Publication Number Publication Date
KR940016690A KR940016690A (ko) 1994-07-23
KR960006436B1 true KR960006436B1 (ko) 1996-05-15

Family

ID=19345895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024628A KR960006436B1 (ko) 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법

Country Status (5)

Country Link
JP (1) JPH06224195A (ko)
KR (1) KR960006436B1 (ko)
CN (1) CN1042473C (ko)
DE (1) DE4342702A1 (ko)
GB (1) GB2273816B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690119B1 (ko) * 1999-05-19 2007-03-08 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 텅스텐으로 충진된 깊은 트랜치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105839069B (zh) * 2015-01-14 2019-03-01 中芯国际集成电路制造(上海)有限公司 一种用于化学气相沉积的清洗工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008223A1 (de) * 1980-03-04 1981-09-10 Vereinigte Glaswerke Gmbh, 5100 Aachen Drehbeschlag fuer ganzglastueren
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690119B1 (ko) * 1999-05-19 2007-03-08 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 텅스텐으로 충진된 깊은 트랜치

Also Published As

Publication number Publication date
GB2273816B (en) 1996-10-23
CN1091552A (zh) 1994-08-31
DE4342702A1 (de) 1994-06-23
GB9325796D0 (en) 1994-02-16
JPH06224195A (ja) 1994-08-12
KR940016690A (ko) 1994-07-23
GB2273816A (en) 1994-06-29
CN1042473C (zh) 1999-03-10

Similar Documents

Publication Publication Date Title
US6803310B2 (en) Method for forming a plug metal layer
US5747384A (en) Process of forming a refractory metal thin film
KR100546943B1 (ko) 반도체장치형성방법
US7157798B1 (en) Selective refractory metal and nitride capping
US6136690A (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US5960320A (en) Metal wiring layer forming method for semiconductor device
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JPH10189492A (ja) 半導体装置及びその製造方法
KR20020000237A (ko) 반도체 소자의 금속 배선 형성방법
JP2760490B2 (ja) 半導体素子の金属配線製造方法
US20030042606A1 (en) Method of forming a conductive contact
KR100688055B1 (ko) 저온 장벽금속층을 이용한 금속배선 제조 방법
US6911382B2 (en) Method of forming a contact in a semiconductor device utilizing a plasma treatment
EP0262719B1 (en) Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
KR960006436B1 (ko) 반도체장치의 콘택플러그 형성방법
US6475913B1 (en) Method for forming damascene type of metal wires in semiconductor devices
US6596629B2 (en) Method for forming wire in semiconductor device
JP2002057125A (ja) 金属配線形成方法
KR100753416B1 (ko) 반도체 소자의 제조방법
KR100477840B1 (ko) 반도체장치의장벽금속막형성방법
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
KR100406562B1 (ko) 금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee