KR940016690A - 반도체장치의 콘택플러그 형성방법 - Google Patents

반도체장치의 콘택플러그 형성방법 Download PDF

Info

Publication number
KR940016690A
KR940016690A KR1019920024628A KR920024628A KR940016690A KR 940016690 A KR940016690 A KR 940016690A KR 1019920024628 A KR1019920024628 A KR 1019920024628A KR 920024628 A KR920024628 A KR 920024628A KR 940016690 A KR940016690 A KR 940016690A
Authority
KR
South Korea
Prior art keywords
tungsten
contact plug
deposition
reduction reaction
semiconductor device
Prior art date
Application number
KR1019920024628A
Other languages
English (en)
Other versions
KR960006436B1 (ko
Inventor
배대록
박선후
고광만
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920024628A priority Critical patent/KR960006436B1/ko
Priority to DE4342702A priority patent/DE4342702A1/de
Priority to GB9325796A priority patent/GB2273816B/en
Priority to JP5344335A priority patent/JPH06224195A/ja
Priority to CN93119872A priority patent/CN1042473C/zh
Publication of KR940016690A publication Critical patent/KR940016690A/ko
Application granted granted Critical
Publication of KR960006436B1 publication Critical patent/KR960006436B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 선택적 텅스텐 화학기상증착 방법을 이용한 비아콘택플러그 형성방법에 있어서, 상기 선택적 텅스텐의 증착공정이 고온의 수소환원 반응공정과 저온의 SiH4환원반응공정의 2단계공정으로 이루어지는 것을 특징으로 한다.

Description

반도체장치의 콘택플러그 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명에 의한 반도체 장치의 비아 콘택플러그 형성을 위한 일 실시예로서 로의 온도 프로파일 및 반응가스 유량을 나타내고 있으며, 제 5 도 및 제 6 도는 본 발명의 방법에 의해 콘택플러그를 형성한 후 그 결과의 평면 및 단면을 나타내고 있는 SEM 사진이다.

Claims (3)

  1. 선택적 텅스텐 화학기상증착 방법을 이용한 비아콘택플러그 형성방법에 있어서, 상기 선택적 텅스텐의 증착공정이 고온의 수소 환원반응공정과 저온의 SiH4환원반응공정의 2단계공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 콘택플러그 형성방법.
  2. 제 1 항에 있어서, 상기 고온의 수소 환원반응공정은 350℃-400℃의 증착온도에서 WF6는 5sccm-10sccm, H2는 500sccm-1000sccm 정도의 유량으로 30초-120초간 텅스텐 증착공정을 진행하여 비아콘택 하부에 얇은 텅스텐막을 형성시키는 공정인 것을 특징으로 하는 반도체 장치의 콘택플러그 형성방법.
  3. 제 1 항에 있어서, 상기 저온의 SiH4환원반응공정은 텅스텐의 선택성을 증가시키기 위한 공정으로 250℃-300℃의 증착온도에서 WF6는 20sccm-40sccm, SiH4는 10sccm-20sccm, H2는 500sccm-1000sccm 정도의 유량으로 60초-300초간 텅스텐 증착공정을 진행하여 비아콘택홀에 텅스텐을 매몰시키는 공정인 것을 특징으로 하는 반도체 장치의 콘택플러그 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024628A 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법 KR960006436B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019920024628A KR960006436B1 (ko) 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법
DE4342702A DE4342702A1 (de) 1992-12-17 1993-12-15 Verfahren zur Erzeugung eines Durchkontaktstiftes in einem Halbleiterbauelement
GB9325796A GB2273816B (en) 1992-12-17 1993-12-16 Method for forming a contact plug of a semiconductor device
JP5344335A JPH06224195A (ja) 1992-12-17 1993-12-17 半導体装置のコンタクトプラグ形成方法
CN93119872A CN1042473C (zh) 1992-12-17 1993-12-17 形成半导体器件接触塞的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024628A KR960006436B1 (ko) 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법

Publications (2)

Publication Number Publication Date
KR940016690A true KR940016690A (ko) 1994-07-23
KR960006436B1 KR960006436B1 (ko) 1996-05-15

Family

ID=19345895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024628A KR960006436B1 (ko) 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법

Country Status (5)

Country Link
JP (1) JPH06224195A (ko)
KR (1) KR960006436B1 (ko)
CN (1) CN1042473C (ko)
DE (1) DE4342702A1 (ko)
GB (1) GB2273816B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218298B1 (en) * 1999-05-19 2001-04-17 Infineon Technologies North America Corp. Tungsten-filled deep trenches
CN105839069B (zh) * 2015-01-14 2019-03-01 中芯国际集成电路制造(上海)有限公司 一种用于化学气相沉积的清洗工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008223A1 (de) * 1980-03-04 1981-09-10 Vereinigte Glaswerke Gmbh, 5100 Aachen Drehbeschlag fuer ganzglastueren
EP0305143B1 (en) * 1987-08-24 1993-12-08 Fujitsu Limited Method of selectively forming a conductor layer
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR960006436B1 (ko) 1996-05-15
JPH06224195A (ja) 1994-08-12
GB9325796D0 (en) 1994-02-16
DE4342702A1 (de) 1994-06-23
CN1091552A (zh) 1994-08-31
GB2273816A (en) 1994-06-29
GB2273816B (en) 1996-10-23
CN1042473C (zh) 1999-03-10

Similar Documents

Publication Publication Date Title
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
KR970703443A (ko) 집적 회로의 저온 플라즈마-증착 방법(Low temperature plasma-enhanced formation of integrated circuits)
KR970052233A (ko) 메탈 콘택 형성방법
KR940006197A (ko) 반도체장치의 콘택부 형성방법
KR970030327A (ko) 반도체 소자의 금속배선 제조방법
KR940016690A (ko) 반도체장치의 콘택플러그 형성방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100309125B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR940007989A (ko) 반도체장치의 콘택플러그 형성방법
KR940021758A (ko) 텅스텐 박막의 증착 방법
KR910010625A (ko) 반도체 장치의 제조방법
KR960015491B1 (ko) 반도체소자의 콘택제조방법
KR100260525B1 (ko) 반도체소자의도전층형성방법
KR970013217A (ko) 반도체 소자의 텅스텐실리사이드층 형성방법
KR970052300A (ko) 반도체소자의 장벽금속 형성방법
KR970052122A (ko) 웨이퍼상의 폴리실리콘층 형성방법
KR970053508A (ko) 반도체 소자의 텅스텐-플러그 형성 방법
KR970003797A (ko) 반도체 소자의 마스크 막 형성방법
KR950034484A (ko) 반도체장치의 제조방법
KR970018073A (ko) 텅스텐 폴리사이드 게이트 전극 형성 방법
KR960009017A (ko) 반도체장치의 콘택 플러그 형성방법
KR970052107A (ko) 반도체 장치의 제조 방법
KR960015793A (ko) 배선금속박막의 제조방법
KR870009448A (ko) 박막형성방법
KR970052218A (ko) 반도체 소자의 폴리실리콘층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee