CN1042473C - 形成半导体器件接触塞的方法 - Google Patents

形成半导体器件接触塞的方法 Download PDF

Info

Publication number
CN1042473C
CN1042473C CN93119872A CN93119872A CN1042473C CN 1042473 C CN1042473 C CN 1042473C CN 93119872 A CN93119872 A CN 93119872A CN 93119872 A CN93119872 A CN 93119872A CN 1042473 C CN1042473 C CN 1042473C
Authority
CN
China
Prior art keywords
tungsten
contact plug
flow
sih
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93119872A
Other languages
English (en)
Other versions
CN1091552A (zh
Inventor
裴大录
朴宣厚
高光万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1091552A publication Critical patent/CN1091552A/zh
Application granted granted Critical
Publication of CN1042473C publication Critical patent/CN1042473C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

采用选择性CVD钨形成通路接触塞的方法中，通过在350～400℃进行H2还原工艺，在通路接触孔的下部淀积上第一层钨；随后，再在250～300℃下，进行SiH4还原工艺，在第一层钨上淀积上第二层钨，经过第一和第二层钨来填充通路接触孔，于是形成了接触塞。因此，防止了钨的选择性衰减，从而实现可靠的半导体器件。

Description

形成半导体器件接触塞的方法
本发明涉及制造半导体器件的方法，更具体地说，涉及选择性钨填充接触通路形成接触塞的方法，所形成的接触塞用来设置半导体器件的多层互连线。
随半导体器件集成度增高，需要在高宽比很大的接触孔中，形成有优良台阶覆盖塞的方法。常规方法中，采用溅铝的方法来填充接触孔，由于增大了接触孔的高宽比，产生了诸如空洞这样的缺陷，而且台阶覆盖情况变差。其结果，引发互连线间短路或导致小丘，因而使半导体器件的可靠性恶化。因此，最近用化学气相淀积(CVD)法形成接触塞的各种方法都已取得进展。其中，已出现了一种能提供优良台阶覆盖的选择性CVD钨的方法。
图1是说明用选择性CVD法淀积钨，形成半导体器件接触塞的常规方法的曲线图，而图2是表示出上述方法形成接触塞的平面观察扫描电镜(SEM)的照片。
在下导电层上形成一绝缘膜。举例来说，先在半导体衬底上形成铝层，而后，由光刻工艺局部刻蚀绝缘膜，从而形成下导电层与后续工艺待形成的上导电层连接的通路接触孔。然后，采用CVD法选择性钨填充通路接触孔而形成接触塞。
一般，选择性钨淀积是这样实现的，(1)在铝层上淀积盖层材料，如Tiw之后，再淀积钨，或(2)通过实行为除去铝层上形成的天然氧化物的预处理工艺，即，干法清洁处理，如高温热处理法或等离子体处理法，或湿法清洁处理，如氢氟酸(HF)处理(见图1)之后，
再在六氟化钨(WF6)流量为40sccm,SiH4流量为10sccm，氢(H2)流量为1000sccm以及温度高于400℃的条件下，进行硅烷(SiH4)还原工艺而淀积钨。这里，在高温淀积钨，因减少了在开始淀积钨时铝与WF6反应产生三氟化铝(AF3)的数量，所以降低了接触电阻。
当然，采用选择性CVD钨在通路接触孔中形成塞的关键问题还在于保持钨淀积的选择性。
换言之，钨必须只能淀积于金属层的表面例如铝层，而不会淀积在绝缘膜上。然而，选择性受淀积温度，所采用的绝缘材料，金属表面沾污程度，以及反应气体的流量的影响很大，因此，选择性CVD钨法中，保持选择性是绝对必要的。
常规方法中，用作通路接触孔的绝缘膜，一般使用等离子体增强SiH4(PE-SiH4)氧化膜。然而，各种绝缘材料之中，PE-SiH4氧化物对淀积钨的选择性极低。所以，如果进行等离子体预处理或在高温下通过SiH4还原法淀积钨，那末，钨必会淀积在PE-SiH4氧化膜上，从而造成下导电层与后续工艺待形成的上导电层之间的短路(见图2)。
EP 0305143公开了一种在暴露的半导体衬底或导体表面上选择形成金属层的方法。这是一种常规的选择性CVD法，可增加选择性形成膜的粘结强度。和本发明的不同这处在于：本发明具备分别在高温和低温下形成选择性CVD钨的两步工序，第一步工序可遏制产生吸收SiH4和WF6反应气体的吸收点，可避免在氧化膜上产生钨点，从而防止了选择性衰减现象；第二步工序提高了淀积速度，促进了钨的选择性。且按本发明形成的接触塞，具有更低的接触电阻。
所以，本发明的目的在于提供一种增强选择性又简化的工艺来形成具有稳定接触特性的接触塞的方法。
为达到此目的，本发明提供一种采用选择CVD钨形成通路接触塞的方法，该方法包括下列各步骤：进行高温H2还原工艺，在通路接触孔下部淀积第一层钨，而后，进行低温SiH4还原工艺在第一层钨上淀积上第二层钨，因而由第一与第二层钨填充了通路接触孔。
采用CVD法，在WF6流量为5-10sccm、H2流量为500-1000sccm，以及温度为350-400℃的条件下，经30-120秒，在通路接触孔的下部淀积厚度小于1000的第一层钨的在高温下进行H2还原的工艺是一种降低接触电阻的工艺方法。
采用CVD法，在WF6流量为20-40sccm、SiH4流量为10-20sccm，H2流量为500-1000sccm，以及温度为250-300℃条件下，经60-300秒在第一层钨上淀积第二层钨的在低温下进行的SiH4还原工艺是一种增加钨的选择性的工艺方法。
本发明采取二步淀积法形成接触塞，是为了通过淀积选择性钨来遏制氧化膜表面发生的吸收点而产生的选择性衰退现象。这就是说，通过高温(350～400℃)H2还原过程，在通路接触孔的下部淀积第一层钨，而无需除去导电层上所形成的天然氧化物。随后，在低温下(250～300℃)通过SiH4还原工艺，在第一层钨上淀积所需厚度的第二层钨，从而，用第一和第二层钨填充了通路接触孔。
按照本发明的方法，因为所淀积的钨是隐埋在其中形成了通路接触孔的氧化膜上，所以，能防止金属互连线之间的短路，因此，增强了制成的半导体器件的可靠性。
结合附图，从本发明的下述的详细描述中，本发明的这些和其他目的、特征、特性以及优点将会更加清楚，其中：
图1是说明形成半导体器件接触塞的常规方法的曲线图；
图2是显示用常规方法形成接触塞的平面观察SEM照片；
图3和图4是说明按照本发明的形成半导体器件接触塞方法的剖视图；
图5是显示按照本发明的形成半导体器件接触塞的工艺条件曲线图解。
图6是分别按照常规方法与本发明形成通路接触的接触电阻与尺寸之间关系的柱状图表；以及
图7和图8是分别显示按照本发明形成接触塞的平面与剖面SEH照象。
下面参照附图，将更详细地描述本发明。
图3和4是说明按照本发明的形成半导体器件接触塞方法的剖视图，而图5则是显示形成接触塞工艺条件的曲线图解。
图3显示出形成通路接触孔(h)的步骤。在下导电层10，例如，在半导体衬底(未示出)上所形成的铝层上，形成氧化膜12作为层间绝缘膜。随后，用光刻工艺局部刻蚀氧化膜12，从而形成为连接下导电层10与后续工艺待形成的上导电层的通路接触孔(h)。
图4显示用第一和第二层钨14和16填充通路接触孔(h)的步骤。如图5所示，为达到在通路接触孔(h)中形成接触塞的目的，通过在WF6流量为5sccm，H2流量1000sccm以及高温(高于350℃)的条件下进行H2还原工艺60秒钟，在接触孔的下部，薄薄地淀积上第一层钨14。接着，通过在WF6流量为20sccm、SiH4流量10sccm，H2流量1000sccm，以及温度270℃的条件下，进行SiH4还原工艺到270秒钟，在第一层钨14上淀积所需厚度的第二层钨16。结果是，以第一和第二层钨14和16填充了通路接触孔(h)，而且防止了选择性衰减现象。
这里，所指选择性衰减现象是一种存在于氧化膜表面，会吸收SiH4和WF6反应气体的吸收点，从而通过吸收点在氧化膜上产生钨点的现象。通常，随淀积温度的升高，容易看到选择性衰减现象。其中，SiF4、SiF2及AlF3等等都是众所周知的上述吸收点，而且SiF4与SiF2还是SiH4还原过程中的产物。
根据本发明，为了遏制产生上述的吸收点，所以要在短时高温(高于350℃)下，进行反应气体不含SiH4的H2还原工艺，在通路接触孔的下部先薄薄地淀积第一层钨，作为第一步骤。然后，作为第二步骤，在低温(300℃以下)进行其中供给快速淀积钨的SiH4还原工艺，在第一层钨上形成所需厚度的第二层钨。所以，经两步淀积选择性钨填充了通路接触孔，而形成接触塞。
这就是说，在第二步骤的低温工艺中，通过增高淀积速度，促进了钨的选择性，从而防止发生下导电层与后续工艺待形成的上导电层间的短路。
图6是分别显示，按常规方法和本发明形成通路接触的接触电阻与尺寸之间的关系柱形图表。
如图6所示，按本发明形成的接触塞，与常规方法相比，具有更低的接触电阻。
图7和8是分别显示按本发明形成接触塞的平面与剖面照片。
如图7和8所示，用毫不削弱选择性的选择性CVD钨来填充按本发明的通路接触孔。
如上所述，按照本发明，防止了淀积选择性钨以形成通路接触塞所发生的选择性衰减现象。因此，与常规方法比较，可以获得低接触电阻、高选择性，以及稳定的接触塞，从而达到半导体器件可靠。
虽然参照具体实施例，详细地显示和描述了本发明。本领域的技术人员都应清楚，可以作出许多形式上和细节上的改变，而不会离开所属权利要求书限定的本发明精神与范围。

Claims (3)

1．一种用选择性CVD钨填充通路接触孔，形成半导体器件接触塞的方法，其特征在于，所述方法包括下列各步骤：
在350～400℃的温度下进行H2还原工艺过程，在通路接触孔的下部淀积第一层钨；以及
在250～300℃的温度下进行SiH4还原工艺过程，在所述第一层钨上淀积第二层钨，从而以所述第一和第二层钨填充所述通路接触孔。
2．按照权利要求1的形成半导体器件接触塞的方法，所述的H2还原工艺过程是在WF6流量为5-10sccm、H2流量为500-1000sccm的条件下进行30-120秒种。
3．按照权利要求1的形成半导体器件接触塞的方法，所述的SiH4还原工艺过程是在WF6流量为20-40scmm、SiH4流量为10-20sccm、H2流量为500-1000sccm的条件下，进行60-300秒种。
CN93119872A 1992-12-17 1993-12-17 形成半导体器件接触塞的方法 Expired - Fee Related CN1042473C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-24628 1992-12-17
KR1019920024628A KR960006436B1 (ko) 1992-12-17 1992-12-17 반도체장치의 콘택플러그 형성방법

Publications (2)

Publication Number Publication Date
CN1091552A CN1091552A (zh) 1994-08-31
CN1042473C true CN1042473C (zh) 1999-03-10

Family

ID=19345895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93119872A Expired - Fee Related CN1042473C (zh) 1992-12-17 1993-12-17 形成半导体器件接触塞的方法

Country Status (5)

Country Link
JP (1) JPH06224195A (zh)
KR (1) KR960006436B1 (zh)
CN (1) CN1042473C (zh)
DE (1) DE4342702A1 (zh)
GB (1) GB2273816B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218298B1 (en) * 1999-05-19 2001-04-17 Infineon Technologies North America Corp. Tungsten-filled deep trenches
CN105839069B (zh) * 2015-01-14 2019-03-01 中芯国际集成电路制造(上海)有限公司 一种用于化学气相沉积的清洗工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0035143A2 (de) * 1980-03-04 1981-09-09 VEGLA Vereinigte Glaswerke GmbH Drehbeschlag für Ganzglastüren

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0035143A2 (de) * 1980-03-04 1981-09-09 VEGLA Vereinigte Glaswerke GmbH Drehbeschlag für Ganzglastüren

Also Published As

Publication number Publication date
CN1091552A (zh) 1994-08-31
KR960006436B1 (ko) 1996-05-15
GB9325796D0 (en) 1994-02-16
DE4342702A1 (de) 1994-06-23
JPH06224195A (ja) 1994-08-12
GB2273816A (en) 1994-06-29
GB2273816B (en) 1996-10-23
KR940016690A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
US5420070A (en) Manufacturing method of interconnection structure of semiconductor device
KR100262917B1 (ko) 반도체 장치의 다층 배선 및 그 형성 방법
US5312773A (en) Method of forming multilayer interconnection structure
US6455419B1 (en) System and method of forming a tungsten plug
US6004876A (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
US6818992B1 (en) Self-aligned copper silicide formation for improved adhesion/electromigration
US6486559B1 (en) Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same
US5227191A (en) Method of forming multilayer interconnection structure
US5281850A (en) Semiconductor device multilayer metal layer structure including conductive migration resistant layers
CN1184335A (zh) 半导体器件和用于形成半导体器件的互连线的方法
US5933756A (en) Fabrication process of a semiconductor device having a multilayered interconnection structure
US6100205A (en) Intermetal dielectric layer formation with low dielectric constant using high density plasma chemical vapor deposition process
US6703709B1 (en) Structures formed using silicide cap as an etch stop in multilayer metal processes
US6759324B1 (en) Method of forming a low resistance contact to underlying aluminum interconnect by depositing titanium in a via opening and reacting the titanium with the aluminum
US6200900B1 (en) Method for formation of an air gap in an integrated circuit architecture
KR100338941B1 (ko) 반도체소자의 컨택 형성방법
CN1042473C (zh) 形成半导体器件接触塞的方法
CN1149654C (zh) 与半导体上绝缘通孔中的铜金属化层接触的方法和结构
US5770518A (en) Semiconductor device and method of manufacturing without undercutting conductive lines
US6228757B1 (en) Process for forming metal interconnects with reduced or eliminated metal recess in vias
US5837608A (en) Method of filling a contact hole in a semiconductor device using vertical growth of metal
KR100546204B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR0149468B1 (ko) 반도체 장치의 제조방법
KR100602079B1 (ko) 반도체 소자의 플러그 형성 방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee