KR100571404B1 - 반도체 소자의 금속 플러그 제조 방법 - Google Patents

반도체 소자의 금속 플러그 제조 방법 Download PDF

Info

Publication number
KR100571404B1
KR100571404B1 KR1020030079751A KR20030079751A KR100571404B1 KR 100571404 B1 KR100571404 B1 KR 100571404B1 KR 1020030079751 A KR1020030079751 A KR 1020030079751A KR 20030079751 A KR20030079751 A KR 20030079751A KR 100571404 B1 KR100571404 B1 KR 100571404B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
metal
insulating film
gas
Prior art date
Application number
KR1020030079751A
Other languages
English (en)
Other versions
KR20050045611A (ko
Inventor
이재석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030079751A priority Critical patent/KR100571404B1/ko
Publication of KR20050045611A publication Critical patent/KR20050045611A/ko
Application granted granted Critical
Publication of KR100571404B1 publication Critical patent/KR100571404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 금속 플러그 제조 방법은 층간 절연막에 접촉홀을 형성하는 단계, 접촉홀을 포함한 층간 절연막 위에 베리어막을 형성하는 단계, 베리어막 위에 금속막을 증착하여 접촉홀을 매립하는 단계, 금속막 위에 SOG막을 형성하는 단계, SOG막과 금속막 및 층간 절연막의 소정 두께를 불활성 가스를 플라즈마 가스로 사용하여 다단계로 스퍼터 식각하는 단계를 포함한다.
플러그, 불활성 가스, SOG, 스퍼터, 평탄화

Description

반도체 소자의 금속 플러그 제조 방법{Method of forming metal plug of semiconductor device}
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 금속 플러그를 개략적으로 도시한 단면도이고,
도 2a 내지 도 2d는 본 발명의 한 실시예에 따른 반도체 소자의 금속 플러그 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
110 : 반도체 기판 120 : 층간 절연막
130 : 접촉홀 140 : 접착막
150 : 베리어막 160 : 금속막
165 : 금속 플러그 170 : SOG막
180 : 금속 배선
본 발명은 반도체 소자의 금속 플러그에 관한 것으로, 보다 상세하게는 반도체 소자의 다층 금속 배선 공정 시, 접합 영역과 금속 배선 또는 금속 배선과 금속 배선간을 연결시키는 금속 플러그 제조 방법에 관한 것이다.
반도체 소자의 제조 공정에서 소자의 집적도를 높이기 위하여 디자인 룰(design rule)이 축소되는 경향에 따라, 하부 금속 배선(또는 반도체 기판) 상에 층간 절연막을 형성하고, 하부 금속 배선이 드러나도록 접촉홀을 형성한 다음, 접촉홀 내부에 텅스텐 따위의 금속을 매립하여 금속 플러그를 형성하여 하부 금속 배선과 상부 금속 배선을 전기적으로 연결하고 있다.
종래 기술에 따른 반도체 소자의 금속 플러그 제조 방법에 따르면, 층간 절연막 내부에 접촉홀을 형성한 다음 접촉홀이 매립되도록 충분히 두껍게 텅스텐을 증착한다. 그리고, 두껍게 증착된 텅스텐을 층간 절연막의 표면이 드러날 때까지 화학 기계적 연마하여 접촉홀 내부에만 텅스텐이 잔류되게 하여 텅스텐으로 이루어진 금속 플러그를 형성한다.
그러나, 반도체 소자의 집적도가 높아짐에 따라 접촉홀의 애스펙트 비(aspect ratio)가 커지게 되어 접촉홀이 매립되도록 충분히 두껍게 텅스텐을 증착할 때 텅스텐막 내부에 미세한 솔기(seam)가 발생한다. 이러한 솔기는 텅스텐막을 화학 기계적 연마하여 평탄화 할 경우 외부로 드러난다. 이에 따라 화학 기계적 연마용 슬러리가 솔기 내에 침투하는 문제가 발생한다. 또한 솔기가 형성되어 있는 텅스텐막 전체에 화학 기계적 연마 공정 이후에 발생한 이물질을 제거하기 위해 세정 공정을 진행할 경우 세정 공정에 사용되는 세정액이 솔기 내에 침투하여 소자의 특성 및 동작을 불안정하게 한다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 금속 플러그 제조 공정에 있어서 소자가 고집적화 되어감에 따라 애스펙트 비가 큰 공간에 금속막을 매립할 때 발생하는 솔기(seam)에 영향 없이 금속막을 평탄화하여, 반도체 소자의 특성 및 신뢰성을 향상하는 것이다.
이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 반도체 소자의 금속 플러그 제조 방법을 마련한다.
보다 상세하게는 층간 절연막에 접촉홀을 형성하는 단계, 접촉홀을 포함한 층간 절연막 위에 베리어막을 형성하는 단계, 베리어막 위에 금속막을 증착하여 접촉홀을 매립하는 단계, 금속막 위에 SOG막을 형성하는 단계, SOG막과 금속막 및 층간 절연막의 소정 두께를 불활성 가스를 플라즈마 가스로 사용하여 다단계로 스퍼터 식각하는 단계를 포함하는 반도체 소자의 금속 플러그 제조 방법을 마련한다.
여기서 SOG막과 금속막 및 층간 절연막의 소정 두께를 불활성 가스를 플라즈마 가스로 사용하여 다단계로 스퍼터 식각하는 단계는 SOG막을 금속막의 상부면이 드러나는 시점까지 라돈 가스를 사용하여 스퍼터 식각하는 제1단계, 금속막을 층간 절연막의 상부면이 드러나는 시점까지 제논, 크립톤, 아르곤 및 네온 가스를 순차적으로 사용하여 스퍼터 식각하는 제2단계, 층간 절연막의 상부면으로부터 층간 절연막의 소정 두께가 제거되는 시점까지 헬륨 가스를 사용하여 스퍼터 식각하는 제3단계를 포함하여 이루어지는 것이 바람직하다.
또한 소정 두께는 최초 층간 절연막의 전체 두께의 10% 이내의 두께인 것이 바람직하다.
또한 금속막은 텅스텐으로 형성하는 것이 바람직하다.
또한 금속막을 층간 절연막의 상부면이 드러나는 시점까지 제논, 크립톤, 아르곤 및 네온 가스를 순차적으로 사용하여 스퍼터 식각하는 제2단계에 있어서, 제논, 크립톤, 아르곤 및 네온 가스의 순서를 바꾸어 진행하는 것이 바람직하다.
또한 베리어막을 형성하는 단계 이전에, 접촉홀을 포함한 층간 절연막 위에 접착막을 형성하는 단계를 더 포함하는 것이 바람직하다.
또한 베리어막을 티타늄 나이트라이드로 형성하는 것이 바람직하다.
또한 접착막은 티타늄으로 형성하는 것이 바람직하다.
또한 다단계로 스퍼터 식각하는 단계는 분자량이 높은 불활성 가스에서 분자량이 낮은 불활성 가스의 순서로 진행하는 것이 바람직하다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 본 발명의 실시예에 따른 반도체 소자를 첨부된 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 금속 플러그를 개략적으로 도시한 단면도이다.
도 1에 도시한 바와 같이, 하부 배선(도시하지 않음) 따위가 형성되어 있는 반도체 기판(110) 위에 접촉홀(130)을 가지는 층간 절연막(120)이 형성되어 있다.
층간 절연막(120)의 접촉홀(130) 내면에는 접착막(145) 및 베리어막(155)이 순차적으로 얇은 두께로 적층되어 있다. 이때, 접착막(145)은 티타늄(Ti)으로 이루어지며, 베리어막(155)은 티타늄나이트라이드(TiN)로 이루어진다. 그리고 베리어막(155) 위에는 텅스텐(W)으로 이루어져 있으며 접촉홀(130)을 매립하는 금속 플러그(165)가 형성되어 있다.
금속 플러그(165) 위에는 금속 플러그(165)를 통해 반도체 기판(110)과 전기적으로 연결되는 금속 배선(180)이 형성되어 있다.
이상 설명한 본 발명의 실시예에 따른 반도체 소자의 금속 플러그를 제조하는 방법에 대하여 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 한 실시예에 따른 반도체 소자의 금속 플러그 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 층간 절연막(120)이 증착되어 있는 반도체 기판(110) 내에 접촉홀 또는 비아홀의 접촉홀(130)을 형성한다. 이어 후속 공정을 진행하기 전에 접촉홀(130)을 통해 드러난 반도체 기판(110)의 표면에 자연적으로 발생된 자연 산화막(미도시함) 또는 파티클을 제거하기 위하여 세정 공정을 진행한다.
도 2b에 도시한 바와 같이, 접촉홀(130) 내부를 포함하여 층간 절연막(120) 위에 티타늄 등을 증착하여 접착막(140)을 형성한다. 접착막(140)은 후술하는 텅스텐 등의 금속막이 절연막과의 접착력이 약한 것을 보완하여 금속막과 층간 절연막(120) 사이를 붙여주기 위한 아교 역할을 하게 된다.
이어 접착막(140) 위에 티타늄 나이트라이드 등을 사용하여 베리어막(150)을 형성하고, 어닐링하여 하부 접착막(140)과 베리어막(150)의 전기적 접촉 특성을 향상시킨다. 이때, 베리어막(150)은 후술하는 금속 플러그 형성을 위한 텅스텐 등의 금속막 증착 공정 시에 불순물이 확산되는 것을 방지한다. 한 예로 금속막으로 텅스텐을 증착 할 때, 전구체(precursor)로 사용되는 WF6 가스의 F와 티타늄 등의 접착막(140) 또는 반도체 기판(110)의 실리콘이 반응하여 SiF4 또는 TiF4 와 같은 비전도성 물질을 형성하는 것을 방지함으로써 상기 비전도성 물질로 인하여 플러그의 성능이 저하되는 것을 최소화한다.
그리고 베리어막(150) 위에 접촉홀(130)이 완전히 매립되도록 금속막(160)을 형성한다. 예를 들어, 금속막(160)으로 텅스텐을 사용할 경우 WF6, SiH4, 그리고 H2 가스 등을 사용하여 접촉홀(130)이 충분히 매립되도록 텅스텐을 두껍게 증착한다.
이어 금속막(160) 위에 SOG(Spin On Glass)막(170)을 형성한다. 이때, SOG막(170)은 유동성이 우수하여 결과물의 표면을 평탄화하여 스퍼터 식각 공정을 진행할 경우 결과물 전면에 걸쳐 균일한 식각을 진행할 수 있다.
도 2c에 도시한 바와 같이, 금속막(160)의 상부 표면이 드러나는 시점을 식각 종결점으로 하여 불활성 가스 중 가장 높은 분자량 즉, 분자량 222인 라돈(Rn) 가스를 플라즈마 가스로 사용하여 스퍼터 식각한다. 이때, 플라즈마 가스로 분자량이 높은 라돈 가스를 사용하는 이유는 식각율을 높이기 위해서이다.
이어 도 2d에 도시한 바와 같이, 플라즈마 가스를 불활성 가스 중 중간 정도의 분자량을 가지는 제논(Xe), 크립톤(Kr), 아르곤(Ar) 및 네온(Ne) 가스로 순차적으로 바꾸어 층간 절연막(120)의 상부 표면이 드러나는 시점까지 스퍼터 식각한다. 그러면, 금속막이 접촉홀(130) 내에만 존재하게 되어 금속막으로 이루어진 금속 플러그(165)를 형성한다. 이때, 층간 절연막(120)의 상부 표면이 드러나는 시점까지 스퍼터 식각할 때 높은 분자량을 가지는 가스부터 순차적으로 즉, 제논(Xe), 크립톤(Kr), 아르곤(Ar) 및 네온(Ne) 가스의 순서로 진행한다. 이때, 바람직하게는 높은 분자량을 가지는 가스부터 낮은 분자량을 가지는 가스 순으로 사용하여 식각율을 점점 낮게 하여 식각하는 것이 좋으나 제논(Xe), 크립톤(Kr), 아르곤(Ar) 및 네온(Ne) 가스의 순서를 서로 바꾸어 진행하여도 별다른 문제는 발생하지 않으므로 순서를 바꾸어 진행하는 것이 가능하다.
계속하여 도 1에 도시한 바와 같이, 층간 절연막(120)을 불활성 가스 중 분자량이 가장 낮은 즉, 분자량 4인 헬륨(He)을 플라즈마 가스로 사용하여 층간 절연 막(120)의 소정 두께를 식각하여 결과물의 표면을 평탄화한다. 이때, 식각되는 층간 절연막(120)의 두께는 최초의 층간 절연막(120) 두께의 10% 이내로 한다.
그리고 금속 플러그(165) 위에 금속 플러그(165)를 통하여 연결되는 금속 배선(180)을 형성한다. 이때, 금속 배선(180)은 평평하게 형성된 금속 플러그(165)의 프로파일을 따라 평평하게 형성된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같은 본 발명에 따르면 소자가 고집적화됨에 따라 발생하는 금속 플러그 내부의 솔기로 인한 손상 없이 금속 플러그 표면을 평탄화 할 수 있게 하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 층간 절연막에 접촉홀을 형성하는 단계,
    상기 접촉홀을 포함한 층간 절연막 위에 베리어막을 형성하는 단계,
    상기 베리어막 위에 텅스텐으로 금속막을 증착하여 접촉홀을 매립하는 단계,
    상기 금속막 위에 SOG막을 형성하는 단계,
    상기 SOG막과 상기 금속막 및 상기 층간 절연막의 소정 두께를 불활성 가스를 플라즈마 가스로 사용하여 다단계로 스퍼터 식각하는 단계를 포함하는 반도체 소자의 금속 플러그 제조 방법.
  2. 제1항에서,
    상기 SOG막과 상기 금속막 및 상기 층간 절연막의 소정 두께를 불활성 가스를 플라즈마 가스로 사용하여 다단계로 스퍼터 식각하는 단계는
    상기 SOG막을 상기 금속막의 상부면이 드러나는 시점까지 라돈 가스를 사용하여 스퍼터 식각하는 제1단계,
    상기 금속막을 상기 층간 절연막의 상부면이 드러나는 시점까지 제논, 크립톤, 아르곤 및 네온 가스를 순차적으로 사용하여 스퍼터 식각하는 제2단계,
    상기 층간 절연막의 상부면으로부터 상기 층간 절연막의 소정 두께가 제거되는 시점까지 헬륨 가스를 사용하여 스퍼터 식각하는 제3단계를 포함하여 이루어지는 반도체 소자의 금속 플러그 제조 방법.
  3. 제1항 및 제2항에서,
    상기 소정 두께는 최초 층간 절연막의 전체 두께의 10% 이내의 두께인 반도체 소자의 금속 플러그 제조 방법.
  4. 삭제
  5. 제2항에서,
    상기 금속막을 상기 층간 절연막의 상부면이 드러나는 시점까지 제논, 크립톤, 아르곤 및 네온 가스를 순차적으로 사용하여 스퍼터 식각하는 제2단계에 있어 상기 제논, 크립톤, 아르곤 및 네온 가스의 순서를 바꾸어 순차적으로 진행하는 반도체 소자의 금속 플러그 제조 방법.
  6. 제1항에서,
    상기 베리어막을 형성하는 단계 이전에, 상기 접촉홀을 포함한 층간 절연막 위에 접착막을 형성하는 단계를 더 포함하는 반도체 소자의 금속 플러그 제조 방법.
  7. 제6항에서,
    상기 접착막은 티타늄으로 형성하는 반도체 소자의 금속 플러그 제조 방법.
  8. 제1항에서,
    상기 베리어막을 티타늄 나이트라이드로 형성하는 반도체 소자의 금속 플러그 제조 방법.
  9. 제1항에서,
    상기 다단계로 스퍼터 식각하는 단계는 분자량이 높은 불활성 가스에서 분자량이 낮은 불활성 가스의 순서로 진행하는 반도체 소자의 금속 플러그 제조 방법.
KR1020030079751A 2003-11-12 2003-11-12 반도체 소자의 금속 플러그 제조 방법 KR100571404B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030079751A KR100571404B1 (ko) 2003-11-12 2003-11-12 반도체 소자의 금속 플러그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079751A KR100571404B1 (ko) 2003-11-12 2003-11-12 반도체 소자의 금속 플러그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050045611A KR20050045611A (ko) 2005-05-17
KR100571404B1 true KR100571404B1 (ko) 2006-04-14

Family

ID=37245274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079751A KR100571404B1 (ko) 2003-11-12 2003-11-12 반도체 소자의 금속 플러그 제조 방법

Country Status (1)

Country Link
KR (1) KR100571404B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711927B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 형성 방법

Also Published As

Publication number Publication date
KR20050045611A (ko) 2005-05-17

Similar Documents

Publication Publication Date Title
US20070218677A1 (en) Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines
KR20020068746A (ko) 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
JP2009528690A (ja) 誘電材料における金属配線
US5893758A (en) Etching method for reducing cusping at openings
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
US6406992B1 (en) Fabrication method for a dual damascene structure
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
US20080188074A1 (en) Peeling-free porous capping material
US8586470B2 (en) Multilevel interconnect structures and methods of fabricating same
JP2000332106A (ja) 半導体装置およびその製造方法
US6723639B1 (en) Prevention of post CMP defects in Cu/FSG process
US20060046469A1 (en) Method for manufacturing a semiconductor device
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
KR100571404B1 (ko) 반도체 소자의 금속 플러그 제조 방법
CN103515292A (zh) 半导体结构的形成方法
KR100591179B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US7341940B2 (en) Method for forming metal wirings of semiconductor device
KR100639457B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100602079B1 (ko) 반도체 소자의 플러그 형성 방법
US8048799B2 (en) Method for forming copper wiring in semiconductor device
KR100527400B1 (ko) 다마신 공정을 이용한 반도체소자 제조방법
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100763675B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20060094227A1 (en) Method of forming a contact in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee