JPH07169834A - 層間接続孔の埋め込み方法 - Google Patents

層間接続孔の埋め込み方法

Info

Publication number
JPH07169834A
JPH07169834A JP31334293A JP31334293A JPH07169834A JP H07169834 A JPH07169834 A JP H07169834A JP 31334293 A JP31334293 A JP 31334293A JP 31334293 A JP31334293 A JP 31334293A JP H07169834 A JPH07169834 A JP H07169834A
Authority
JP
Japan
Prior art keywords
hole
wiring
film
layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31334293A
Other languages
English (en)
Inventor
Hidekazu Kondo
英一 近藤
Nobuyuki Takeyasu
伸行 竹安
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP31334293A priority Critical patent/JPH07169834A/ja
Publication of JPH07169834A publication Critical patent/JPH07169834A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 本発明は、微細な層間接続孔にAlを選択性
良く埋め込む方法を提供することを目的とする。 【構成】 本発明に係るヴィア孔3aの埋め込み方法
は、半導体基板上方の下層Al配線2上に酸化シリコン
層3を被覆する第1工程と、下層Al配線2上の酸化シ
リコン層3にドライエッチングを用いてヴィア孔3aを
形成する第2工程と、ヴィア孔3aにおける下層Al配
線2の露出表面に形成されている自然酸化膜2aと、第
2工程によって生じた酸化シリコン層3a表面の変質層
3bと該変質層3b上の汚染物4質とを、塩素と、炭素
と、水素とを含むガス雰囲気中でプラズマエッチングす
ることによって除去する第3工程と、有機金属ガスを原
料として用いた化学気相堆積法によりヴィア孔3a内に
アルミニウムを選択的に堆積する第4工程とを備えるこ
とを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の多層配線
構造に関するものであり、特に、Al配線上の微細な層
間接続孔の埋め込み方法に関するものである。
【0002】
【従来の技術】近年、半導体技術の高集積化、高密度化
に伴い多層配線構造が注目されている。このような多層
配線構造を半導体装置に形成する場合に、下層Al配線
と上層Al配線とを接続するための配線であるヴィアプ
ラグを形成するために、層間接続孔であるヴィア孔へ金
属材料を埋め込む技術が重要となってきている。例え
ば、1.0μm程度径以下の微細なヴィア孔の埋め込み
方法としては、Al−CVD技術によってAlを選択的
にヴィア孔内に堆積させる技術がある。このAl−CV
D技術とは、一般的に低抵抗で微細な孔埋めに優れた技
術として評価されている。
【0003】このようなAl−CVD技術を用いて下層
Al配線上のヴィア孔部分にAlを選択的に堆積させる
際には、Al−CVDによる成膜前にAl配線上に生ず
る自然酸化膜を除去する必要がある。これは、Al配線
上に自然酸化膜が残っていると、Al−CVDによる成
膜時に選択堆積が困難になるといった問題点や、ヴィア
抵抗の増大等の問題が生ずる。
【0004】このため、従来、Al−CVDによるAl
配線上への選択堆積の方法として、例えば、特開平3−
291920号公報では、CCl4 とCl2 の混合ガス
雰囲気中でAl配線上の自然酸化膜をプラズマエッチン
グした後、大気にさらさずにジメチルアルミニウムハイ
ドライド〔(CH3 2 AlH〕(以下、DMAHとい
う)を原料として、このAl配線上に選択的にAlを堆
積させる方法が開示されている。
【0005】しかし、前処理としてAl配線上の自然酸
化膜を除去しただけでは、ヴィア孔のみに埋め込むとい
う完全な選択性は得られない。このため、ヴィア孔内に
埋め込まれたAlと層間絶縁膜上に形成される上層のA
l配線との接続が悪くなり、ヴィア抵抗が増大してしま
うといった問題があった。
【0006】これらの問題点を解決するための手段とし
て、Al配線上のヴィア孔に選択性よく埋め込む技術と
して(a)半導体基板上方のアルミニウムを含む金属配
線上に層間絶縁膜を被覆する第1工程と、(b)金属配
線上の層間絶縁膜にドライエッチングを用いてヴィア孔
を形成する第2工程と、(c)ヴィア孔における金属配
線の露出表面に形成されている酸化アルミニウムと、第
2工程によって生じた層間絶縁膜表面の変質層とこの変
質層上の汚染物質とを、塩素を含むガス雰囲気中でプラ
ズマエッチングすることによって除去する第3工程と、
(d)有機金属ガスを原料として用いた化学気相堆積法
によりヴィア孔内にアルミニウムを選択的に堆積する第
4工程とを備える技術がすでに開示されている(特願平
4−346838)。
【0007】
【発明が解決しようとする課題】ところで、生産性の観
点からは短時間でヴィア孔にAlの埋め込みが行えるこ
とが望ましく、Alの成長速度を増加させるためには、
供給するAl原料の量を多くすればよい。そこで、発明
者らが特願平4−346838に記載の技術を用いて供
給されるAl原料の量を増加させ、即ち、従来ではDM
AH分圧が30mTorrであったところをDMAH分
圧を150mTorrにまで増加させて選択堆積を行っ
たところ、以下のような問題点を生じた。
【0008】1)ヴィア孔の周囲で層間絶縁膜上にAl
が堆積する現象(選択破れ)が発生した。この選択破れ
で生じたAlは、パーティクルの原因となったり、上層
Al配線を形成するために行うドライエッチング時に除
去しきれなかったりするという問題点がある。
【0009】2)ヴィア孔の内周面、特に内周面の上部
やヴィア孔の開口部にAlが堆積し、ヴィア孔の底部か
ら成長しにくくなるので、ヴィア孔が完全に埋め込まれ
なくなる。埋め込み性が悪いと配線抵抗が上昇したり、
エレクトロマイグレーション耐性が劣化したりするとい
う問題点が発生する。
【0010】本発明者らの鋭意努力した実験・研究の結
果、上述した問題点はプラズマエッチング時のスパッタ
リング作用に起因するものであるとの結論を導くに至っ
た。そこで、この研究の結果得られた結論について若干
の説明を行う。
【0011】一般にプラズマエッチング装置では、プラ
ズマと基板との間に電位差が生じ基板が負に帯電してお
り(シース効果)、エッチング中に下層金属配線はプラ
ズマ中の各種イオンの衝撃を受けてスパッタされる。ス
パッタされた金属は粒子となって空間中に放出される
が、粒子の運動は層間接続孔内では制限されるので、こ
の粒子は層間接続孔の内周面に付着しやすくなる。ま
た、一方でイオンはシース効果による電界により、基板
に対して垂直方向に加速されるので、層間接続孔の内周
面はイオン衝撃を受けにくくなる。従って、層間接続孔
の内周面に付着した金属粒子は再びスパッタされること
がないので、この内周面に残存することになる。
【0012】例えば、下地金属配線がTiNで、エッチ
ングガスがBCl3 とArとの混合ガスの場合であれ
ば、TiNはBClx+ イオンやAr+ イオンのイオン
衝撃によってスパッタエッチングされ、層間接続孔の内
周面に付着する。なお、ここでTiNは、トランジスタ
へのコンタクト電極のバリアメタルや、Al配線上の反
射防止膜として、あるいはAl配線のエレクトロマイグ
レーション耐性を高めるための積層金属として用いられ
る。また、TiN表面は空気、水及び有機溶剤によって
容易に酸化される。
【0013】また、例えば、下地金属配線がAlで、エ
ッチングガスがBCl3 とArとの混合ガスの場合であ
れば、Alは主としてBCl3 から生成したCl2 と化
合してAlClとして揮発する。しかし、すべてのAl
がこのようにしてエッチングされるのではなく、BCl
+ イオンやAr+ イオンによるスパッタエッチングも
常に行われているので、金属AlやAlイオンあるいは
非化学量論的組成の化合物となって層間接続孔の内周面
に付着することになる。
【0014】このように層間接続孔の内周面に付着した
付着金属はDMAHの分解触媒として作用する。即ち、
電子不足型化合物である有機アルミニウムは一般に極め
て高いルイス酸性を示し、金属等の電子供与物質によっ
て還元される。従って、DMAHは層間接続孔の底面
(例えば底面で露出した下地金属配線の表面)に向かっ
て供給される際に、この内周面に付着した金属の触媒作
用によってAlを析出し、その結果、層間接続孔の開口
部付近で底面に優先してAlが成長し、埋め込み不良を
きたすことになる。また、Al析出反応中に、主として
層間接続孔の開口部付近で生成した中間体は層間絶縁膜
の表面や気相中を拡散し、層間接続孔以外の層間絶縁膜
の表面部分に到達して、到達した部分にAlを析出させ
る。つまりこのようにして選択性が破られるのである。
【0015】そこで、本発明は上記問題点を解決する層
間接続孔の埋め込み方法を提供することを目的とする。
【0016】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明に係る層間接続孔の埋め込み方法は、半導
体基板上方の金属配線上に層間絶縁膜を被覆する第1工
程と、金属配線上の層間絶縁膜にドライエッチングを用
いて層間接続孔を形成する第2工程と、層間接続孔にお
ける金属配線の露出表面に形成されている自然酸化膜
と、第2工程によって生じた層間絶縁膜表面の変質層と
該変質層上の汚染物質とを、塩素と、炭素と、水素とを
含むガス雰囲気中でプラズマエッチングすることによっ
て除去するとともに、炭素と水素とを含む重合膜を層間
接続孔の内周面に形成する第3工程と、有機金属ガスを
原料として用いた化学気相堆積法により層間接続孔内に
アルミニウムを選択的に堆積する第4工程とを備えるこ
とを特徴とする。
【0017】
【作用】上記の方法によれば、第3工程で塩素によって
金属配線の露出した表面の自然酸化膜のみならず、層間
絶縁膜表面の変質層やこの上の汚染物質がプラズマエッ
チングにより除去されてる。さらに、プラズマ中で炭素
と水素とが反応して生じた重合膜が層間接続孔の内周面
にのみ形成されている。この重合膜は触媒作用がなく、
また大気中の塵などによって汚染されてもいない。従っ
て、第4工程にあたって、アルミニウムを層間接続の孔
底部のみから選択性良く堆積させることができる。
【0018】
【実施例】以下、添付図面を参照して本発明の実施例に
ついて説明する。
【0019】まず、図1(a)に示すように、図示しな
い半導体基板上にFET等の各種デバイスからなる下層
デバイス層1を形成し、この下層デバイス層1上に厚さ
5000オングストロームの下層Al配線層2を形成
し、さらに、この下層Al配線層2上に厚さ1μmの層
間絶縁膜である酸化シリコン層3を形成する。
【0020】次に、図1(b)に示すように、フォトリ
ソグラフィーを用いて酸化シリコン層3上にレジストパ
ターンを形成し、フッ素系の混合ガスを用いたドライエ
ッチングによりヴィア孔3aを酸化シリコン層3に穿設
した後、酸化シリコン層3上のレジストパターンを除去
する。このとき、ヴィア孔3aの底面に露出している下
層Al配線2の表面には自然酸化膜2aが形成されてい
る。この自然酸化膜2aはヴィア孔3aの形成等にとも
なって形成されたものである。また、酸化シリコン膜3
の表面付近は、ヴィア孔3a形成過程で変質層3bが形
成されており、さらに変質層3b上にはレジスト残りな
どの汚染物4が付着している。
【0021】次に、上記の各層が形成された基板を平行
板型RIE装置の図示しないエッチング室内に挿入し、
このエッチング室内にArと塩素系のガスとしてBCl
3 とを分圧比1対1の割合で導入するとともに、さらに
炭素原子及び水素原子を含む塩素系のガスとしてCHC
3 (クロロホルム)をArに対する分圧比で0.2の
割合で導入し、全圧0.1Torrでプラズマエッチン
グを15分間行った。このときのプラズマ電力は0.0
5W/cm3 程度で、RIE装置の電極間の距離は7c
mであった。
【0022】このプラズマエッチングの結果、図1
(c)に示すようになった。すなわち、ヴィア孔3a底
面の自然酸化膜2aは除去された。また、酸化シリコン
層3の表面側が約300オングストローム除去されるこ
とによって、変質層3b及び変質層3b上の汚染物4が
取り除かれた。これは、塩素が下層Al配線や酸化シリ
コン層3の表面付近の変質層3b及び汚染物質をプラズ
マエッチングし、浄化する作用を有するからである。ま
た、このプラズマエッチングによって、ヴィア孔3aの
内周面にはプラズマ重合膜5が形成された。これは次の
ように説明される。即ち、炭素と水素とはプラズマ中で
反応し、有機重合膜であるプラズマ重合膜5を形成す
る。通常の重合反応では、モノマーが2重結合等の官能
基を持つことが必要であるが、プラズマ中で炭素と水素
とが共存する場合にはこのような官能基が存在しない場
合でも重合膜が形成される。この重合膜は酸化シリコン
層3の表面、ヴィア孔3aの底面に露出した下層Al配
線及びヴィア孔3aの内周面に堆積するが、ヴィア孔3
a以外は、基板に垂直に入射するイオンによってスパッ
タエッチングされてしまう。なお、この工程で用いるガ
スとしては、塩素と、炭素と、水素とを同時に含むガ
ス、若しくは同時に含むように配合されたガスであれば
特に制限はなく、このようなガスとしては次に示すもの
の中からそれぞれ任意に組み合わせたものを用いること
ができる。
【0023】ここで、塩素成分を供給する原料として
は、Cl2 、HCl、AsCl3 、CClF3 、CCl
3 F、CCl2 2 、C2 Cl3 3 、CCl4 、CH
3 Cl、C2 5 Cl、CHCl3 、C2 HCl3 、G
eCl、PCl3 、PCl5 、POCl3 、SiC
4 、SiHCl3 、SiH2 Cl2 、Si(CH3
Cl3 、Si(CH3 2 Cl2 、Si(CH3 3
l、SbCl5 、SeCl2、SnCl4 、TeC
2 、TiCl4 等がある。
【0024】また、炭素成分を供給する原料としては、
CH4 、C2 4 、C2 6 、C36 、C3 8 、C
4 10、C2 4 、CF4 、CHF3 、CO、CO2
がある。
【0025】さらに、水素成分を供給する原料として
は、H2 、NH3 、N2 4 、PH32 6 、HF、
HCN、AsH3 等がある。
【0026】なお、プラズマ媒体としてヘリウム、A
r、キセノン、窒素等を添加することもできる。さら
に、本発明の効果を著しく損なうことがなければ他の種
類のガスを添加してもよい。
【0027】次に、この基板を大気にさらすことなく図
示しないCVD室に導入し、Al原料であるDMAHの
ガスとH2 のガスとを用いたCVD法により、ヴィア孔
3a内にAlを堆積させることによってヴィアプラグ6
を形成した。このときヴィア孔3aの底面から成長し、
ヴィア孔3aが完全に埋め込まれている。これは層間絶
縁孔の内周面に形成されたプラズマ重合膜5が触媒作用
がなく、また、大気中の塵等による汚染を受けないため
である。なお、この場合、DMAHはH2 によってバブ
リングさせて供給されている。また、このときの成膜条
件は、基板温度が260℃で、全圧が2.0Torr
で、DMAH分圧が150mTorrで、H2 流量が1
00SCCMであった。このようなAl成膜は選択性が
極めてよく、酸化シリコン層3上へのAlの堆積は全く
認められなかった。なお、埋め込み所要時間は約90秒
であった。
【0028】次に、この基板を大気にさらさずにスパッ
タ室へ搬入し、スパッタ法によって基板上にAl合金膜
を形成し、このAl合金膜を所望のパターンに加工し図
示しない上層Al配線を形成した。
【0029】以上のようにして得られたヴィア構造で
は、微細なヴィア孔3aであってもこれを良好な形状の
ヴィアプラグ6で埋め込むことができ、ヴィアプラグ6
と上層Al配線(図示せず)との接触を良好なものとす
ることができる。さらに、ヴィア孔3a底から自然酸化
膜2aが除去されているので、ヴィア抵抗を極めて低く
することができる。実施例の場合、0.8μm径のヴィ
ア構造においてヴィア抵抗0.2Ω以下という非常に低
い値が得られた。
【0030】以下、図2を参照しつつ従来技術に対応す
る比較例について説明する。図2(a)の工程では、下
層デバイス層1上に下層Al配線2を形成する。この下
層Al配線2上に酸化シリコン膜3を形成する。図2
(b)の工程では、ドライエッチングを用いて酸化シリ
コン膜3にヴィア孔3aを形成する。これら図2(a)
及び図2(b)の工程は本発明に係る実施例と同じであ
る。図2(c)の工程では、BCl3 とArとの混合ガ
スを用いたプラズマエッチングを行い、ヴィア孔6aの
底面の自然酸化膜2aと酸化シリコン上の変質層3b及
び変質層上の汚染物4とを除去する。但し、ヴィア孔3
aの内周面には重合膜は形成されていない。
【0031】図2(d)の工程では、DMAHとH2と
を用いたCVD法によりヴィア孔3a内にAl成膜を行
うが、内周面が保護されないため、内周面や開口部付近
でAlの優先的成長が起こり、ヴィア孔3aの底面から
Alが成長しないのでヴィア孔は埋め込まれない。従っ
て、下層Al配線2と上層Al配線(図示せず)との電
気的な接続が不良となる。
【0032】さらに、図3を参照しつつ、特願平4−3
46838の技術との比較例について説明する。図3
(a)〜図3(c)の各工程は、図2(a)〜図2
(c)の各工程と同一の工程である。図3(d)の工程
では、基板温度260℃で、全圧2.0Torrで、D
MAH分圧30mTorrで、H2 流量100SCCM
である。この場合、Alの選択性は比較的よく、酸化シ
リコン膜3上へはAlは堆積せず、また、埋め込みも下
層Al配線から行われるが、埋め込みに10分を要し、
本発明に係る実施例に比べ6〜7倍の時間を要すること
が分かった。このように、堆積速度が小さい場合には、
埋め込み性・選択性が良好でも埋め込みに要する時間が
長くなるので、結果として生産性が低くなるという問題
点を持つことになる。
【0033】なお、本発明においてAl原料としては上
記実施例で開示したDMAHの他、トリメチルアルミニ
ウム、トリエチルアルミニウム、トリイソブチルアルミ
ニウム、トリプロピルアルミニウム、ジエチルアルミニ
ウムハイドライド、トリメチルアミンアラン、ジメチル
アルミニウムハイドライドアラン、トリメチルフォスフ
ィンアラン、トリメトキシアルミニウム、トリエトキシ
アルミニウム、ジメチアルミニウムクロライド、塩化ア
ルミニウム等を用いることができる。
【0034】また、上記実施例では、基板上に形成され
る上層金属配線及び下層金属配線の接続のためにヴィア
プラグを例にして説明したが、本発明はこれに限定され
ず、例えばシリコン基板に形成される各種デバイスのコ
ンタクト部にも適用できる。さらに、アルミニウムを埋
め込む下地金属としては、TiN、アルミニウムのほか
各種バリアメタル、反射防止膜、配線金属を用いること
ができ、これには例えば、TiW、WN、W、Ta、T
i、TiSix 、WSix 、CoSix 、Cu、Au等
がある。
【0035】
【発明の効果】以上詳細に説明したように、本発明に係
る層間接続孔の埋め込み方法によれば、第3工程で、金
属配線の露出した表面の自然酸化膜のみならず、層間絶
縁膜表面の変質層やこの上の汚染物質がプラズマエッチ
ングにより除去するとともに、層間接続孔の内周面を重
合膜によって保護しているので、第4工程にあたって、
アルミニウムを層間接続の孔底部のみから選択性良く堆
積させることができる。したがって、層間接続孔内に埋
め込まれたアルミニウムとその後層間絶縁膜上に形成さ
れる金属配線との接続の電気特性を極めて良好なものと
することができる。よって、非常に高い信頼性を有する
多層配線構造を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る層間接続孔の埋め込み方
法を示す工程図である。
【図2】比較例の方法を示す工程図である。
【図3】他の比較例の方法を示す工程図である。
【符号の説明】
2…下層Al配線、2a…自然酸化膜、3…酸化シリコ
ン層、3a…ヴィア孔、3b…変質層、4…汚染物

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上方の金属配線上に層間絶縁
    膜を被覆する第1工程と、 前記金属配線上の前記層間絶縁膜にドライエッチングを
    用いて層間接続孔を形成する第2工程と、 前記層間接続孔における前記金属配線の露出表面に形成
    されている自然酸化膜と、前記第2工程によって生じた
    前記層間絶縁膜表面の変質層と該変質層上の汚染物質と
    を、塩素と、炭素と、水素とを含むガス雰囲気中でプラ
    ズマエッチングすることによって除去するとともに、前
    記炭素と前記水素とを含む重合膜を前記層間接続孔の内
    周面に形成する第3工程と、 有機金属ガスを原料として用いた化学気相堆積法により
    前記層間接続孔内にアルミニウムを選択的に堆積する第
    4工程と、 を備えることを特徴とする層間接続孔の埋め込み方法。
JP31334293A 1993-12-14 1993-12-14 層間接続孔の埋め込み方法 Pending JPH07169834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31334293A JPH07169834A (ja) 1993-12-14 1993-12-14 層間接続孔の埋め込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31334293A JPH07169834A (ja) 1993-12-14 1993-12-14 層間接続孔の埋め込み方法

Publications (1)

Publication Number Publication Date
JPH07169834A true JPH07169834A (ja) 1995-07-04

Family

ID=18040099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31334293A Pending JPH07169834A (ja) 1993-12-14 1993-12-14 層間接続孔の埋め込み方法

Country Status (1)

Country Link
JP (1) JPH07169834A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020254A (en) * 1995-11-22 2000-02-01 Nec Corporation Method of fabricating semiconductor devices with contact holes
KR100460801B1 (ko) * 1997-07-08 2005-04-20 삼성전자주식회사 반도체소자제조방법
KR100564415B1 (ko) * 1998-10-29 2006-06-21 주식회사 하이닉스반도체 반도체소자의 콘택홀형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020254A (en) * 1995-11-22 2000-02-01 Nec Corporation Method of fabricating semiconductor devices with contact holes
KR100460801B1 (ko) * 1997-07-08 2005-04-20 삼성전자주식회사 반도체소자제조방법
KR100564415B1 (ko) * 1998-10-29 2006-06-21 주식회사 하이닉스반도체 반도체소자의 콘택홀형성방법

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US5527739A (en) Process for fabricating a semiconductor device having an improved metal interconnect structure
US6686278B2 (en) Method for forming a plug metal layer
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
KR100220935B1 (ko) 메탈 콘택 형성방법
KR20000035374A (ko) 상호 접속 구조 및 그 제조 방법
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JP2760490B2 (ja) 半導体素子の金属配線製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
EP0262719B1 (en) Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
JP4084201B2 (ja) アルミニウム金属配線形成方法
JPH0982798A (ja) 半導体装置およびその製造方法
JPH07169834A (ja) 層間接続孔の埋め込み方法
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
KR960006436B1 (ko) 반도체장치의 콘택플러그 형성방법
JPH06224150A (ja) 多層配線構造の形成方法
KR0183772B1 (ko) 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막
JP2704120B2 (ja) 半導体装置の製造方法
KR100190186B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH04196343A (ja) 金属による微細孔の埋め込み方法
KR100236071B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법