JPH04196343A - 金属による微細孔の埋め込み方法 - Google Patents

金属による微細孔の埋め込み方法

Info

Publication number
JPH04196343A
JPH04196343A JP32302690A JP32302690A JPH04196343A JP H04196343 A JPH04196343 A JP H04196343A JP 32302690 A JP32302690 A JP 32302690A JP 32302690 A JP32302690 A JP 32302690A JP H04196343 A JPH04196343 A JP H04196343A
Authority
JP
Japan
Prior art keywords
hole
metal
contact resistance
tungsten
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32302690A
Other languages
English (en)
Inventor
Susumu Tsujiku
都竹 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32302690A priority Critical patent/JPH04196343A/ja
Publication of JPH04196343A publication Critical patent/JPH04196343A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上の絶縁膜に基板の下地金属の一部を露
出させるために設けたスルーホールを、金属の選択CV
Dにより穴埋めする金属穴埋め方法に係り、特にLSI
に用いられる多層配線間接続用などの微細なスルーホー
ルを歩留まり良く金属で穴埋めするために好適なスルー
ホールへの金属穴埋め方法に関する。
〔従来の技術〕
LSIの高集積化に伴い、素子−配線間あるいは各配線
間を接続する配線設計の困難性が増大し、その解決手段
として多層配線が不可欠な技術となり、下層配線と、絶
縁膜を介して設けた上層配線とを接続するために、必要
に応じて、絶縁膜に微細なスルーホールを設け、このス
ルーホールを導体で穴埋めする方法がとられている。ス
ルーホールを穴埋めする方法としては幾つかの方法があ
るが、その中で、スルーホール径が微細な場合にも穴埋
め性の良好な方法として、金属、特にタングステン(W
)の選択CVDが実用上、最も期待されている方法であ
る。
タングステン(W)の選択CVDは、250℃以上に加
熱した試料上にフッ化タングステン(WF、)ガスおよ
び水素(H2)ガス混合ガスを導入、接触させて、下記
のいずれかの反応により、下地金属(ここではアルミニ
ウム(AΩ)の場合を示す。)上にタングステン(W)
膜を成長させる方法である。
WF、+2 A氾→W+2 A Q F3   ・・・
(]、)WF6+3 Hx→W+ 6 HF     
・・・(2)5i02等の絶縁膜上では、(1)の反応
は生起せず、また(2)の反応も700℃以下の温度で
は進行しないため、タングステン(以下、r W Jと
記す。)がアルミニウム(以下、「Aρ」と記す。)上
でのみ選択成長し、スルーホールの穴埋めが達成される
ことになる。
Wの選択CVDに関するこれまでの記載文献としては、
例えば、セミコンダクター・ワールド(Semicon
ductor World)1985年12月号64−
71頁の記載あるいはジャーナル・オブ・ザ・エレクト
ロケミカル・ソサエティ第131巻(]、984年)1
427−1433頁(J、Electrochemic
al 5ociety131(1984)pp1427
−1433)に記載のものがある。
〔発明が解決しようとする課題〕
しかしながら、前記従来技術では、スルーホールの径が
小さくなるにつれ、埋め込んだタングステンと下地AQ
との接触抵抗が高くなると言う問題があり、スルーホー
ルの寸法を小さくするのには限界があった。タングステ
ンと下地の間に接触抵抗が生じる理由は、前記(1)式
で示したようにWとともに生成する高抵抗のA Q F
3が界面に存在すること、下地A2表面の酸化膜が界面
に残存すること等による。本発明の目的は、スルーホー
ル径が小さくても選択CVDで埋め込んだWと下地金属
との間の接触抵抗を低くする金属による微細孔埋め込み
方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明では、スルーホール
底部の下地金属面を粗面に加工し、露出表面積を増加せ
しめる処理を施した後、タングステンの選択CVDによ
るスルーホールをタングステンで埋め込み、タングステ
ンと下地金属との接触抵抗を低減した。
〔作用〕
接触抵抗は、比接触抵抗/接触面積で表わされ比接触抵
抗は、下地の表面状態、下地とCV D原料ガスの反応
生成物の残存状態等で決まり、これを低減することは通
常困難である。一方、接触面積は、スルーホール底面が
平滑であれば、スルーホールの底面の面積に相当するが
、底面に凹凸をつければ、スルーボール径を変えずに接
触面積を増やすことができ、結果として、接触抵抗が低
減する。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。第1
図(A)に示したようにARの金属下地1の上に形成し
た厚さ1μmの絶縁膜2に0.5μm×0.5μmの正
方形のスルーホール3を開口する。
絶縁膜はプラズマCVD法によって形成したP−3i 
019であり、スルーホールは、通常のRIE法で開口
した。次に、スルーホール底部の粗面化処理を行ない、
第2図(B)に示す状態にした。粗面化処理としては、
異方エツチング法を用いた。
次にWの選択CVDにより、Wの埋め込みを行なった。
Wの選択CVDの条件は下記に示す条件を用いた。
(1)基板温度:450℃ (2)ガス圧カニ 1.5Torr (3)W F 6流量:3sccm (4)H、流量: 500sccm (5)処理時間:5m1n W埋め込み後の状態を第1図(C)に示す。このように
して埋め込んだスルーボールの接触抵抗を測定した結果
、0.4Ωと言う良好な値を示した。
比較のために、前記した底面の粗面化処理を行なわなか
った場合は、3Ωと高い接触抵抗であった。
なお、上記した実施例、比較例とも選択CVDはコール
ドウオール型のCVDリアクタを用い、選択CVDに先
がけ、BCQ 3とArの混合ガスによるライトエッチ
を行ない、金属下地上の酸化膜成分を除去して、酸化物
が下地とタングステン界面に残存することによる接触抵
抗の増大を極力抑えている。
なお、本発明では前記実施例の装置、条件にのみ制約さ
れることなく、Wの選択成膜が可能なコールドウオール
型CVD成膜室およびH2ガスプラズマ処理が可能な前
処理室と、両者間を基板の真空搬送ができる基板搬送手
段を有するWの選択C■D装置全てについて、処理条件
を選ぶことにより使用できる。
また、H2ガスプラズマを生成する方法も平行平板電極
に高周波電力を印加させる方法の他、ECRマイクロ波
プラズマ法等、半導体プロセスに適用あるいは適用が検
討されている方法一般を用いることができる。
さらに、対象となる選択CVD0系および金属も前記実
施例のWF、−H,系によるWの選択CvDに限ること
なく、金属の選択CVDの可能なシステム、例えばWF
、−3iH,系によるWの選択CVD、MoF、−H,
系によるMoの選択CVD、アルキルA9.を原料とす
るAQの選択CVDにも本発明が適用できることはEう
までもない。
〔発明の効果〕
以上説明したように本発明によれば微細孔に金属を下地
金属との接触面積を大きく取りつつ埋め込むことができ
るため導通抵抗の低い配線間の接続が可能となり、露出
下地と穴埋め金属の間の導通性の良好な穴埋めを行ない
得る効果がある。これにより、微細なスルーホールへの
金属穴埋めが必要なLSIの多層配線の信頼性の向上に
寄与するところ大なる効果がある。
【図面の簡単な説明】
第1図は本発明の〜実施例を示すスルーホール断面のプ
ロセスフロー図である。 1・・・金属下地 3・・・スルーホール 4・・・スルーホール底部粗面 5・・・選択CVDタングステン 突1図 2.2 り (B) /3 ] (C) 畠 1−−一金属下范 2− 絶縁膜 3゛ スルーボール 4−  スルーホール足面 −?

Claims (1)

    【特許請求の範囲】
  1. 1、基板上の絶縁膜に、該基板下地の一部を露出させる
    ために設けた微細孔を、金属の選択化学蒸着(CVD)
    によつて金属を穴埋めする方法において、金属の穴埋め
    工程に先立ち、前記微細孔底面を粗面化する処理を加え
    たことを特徴とする金属による微細孔の埋め込み方法。
JP32302690A 1990-11-28 1990-11-28 金属による微細孔の埋め込み方法 Pending JPH04196343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32302690A JPH04196343A (ja) 1990-11-28 1990-11-28 金属による微細孔の埋め込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32302690A JPH04196343A (ja) 1990-11-28 1990-11-28 金属による微細孔の埋め込み方法

Publications (1)

Publication Number Publication Date
JPH04196343A true JPH04196343A (ja) 1992-07-16

Family

ID=18150292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32302690A Pending JPH04196343A (ja) 1990-11-28 1990-11-28 金属による微細孔の埋め込み方法

Country Status (1)

Country Link
JP (1) JPH04196343A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38383E1 (en) 1993-09-15 2004-01-13 Hyundai Electronics Industries Co. Ltd. Method for forming a via plug in a semiconductor device
KR100504548B1 (ko) * 2000-12-14 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38383E1 (en) 1993-09-15 2004-01-13 Hyundai Electronics Industries Co. Ltd. Method for forming a via plug in a semiconductor device
KR100504548B1 (ko) * 2000-12-14 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Similar Documents

Publication Publication Date Title
US5747384A (en) Process of forming a refractory metal thin film
JP3216345B2 (ja) 半導体装置及びその作製方法
JP3607398B2 (ja) 半導体装置の金属配線層の形成方法
US7186638B2 (en) Passivation processes for use with metallization techniques
US20020068458A1 (en) Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber
EP0493002A1 (en) Process for forming deposition film
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JP2760490B2 (ja) 半導体素子の金属配線製造方法
TW498456B (en) A method of improving the adhesion of copper
WO1998028783A1 (en) Method of nucleation used in semiconductor devices
KR20010033959A (ko) 불소 첨가 탄소막으로 이루어지는 절연막을 구비하는반도체 디바이스 및 그 제조 방법
KR100624351B1 (ko) 금속 필름의 화학적 증착 방법
JP2002510143A (ja) 金属の化学蒸着におけるエッジ効果を除去する方法
JPS6248752B2 (ja)
EP0262719B1 (en) Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
JPH04196343A (ja) 金属による微細孔の埋め込み方法
US6579793B2 (en) Method of achieving high adhesion of CVD copper thin films on TaN Substrates
JPH0279446A (ja) スルーホールへの金属穴埋め方法
JP3119198B2 (ja) 半導体装置の製造方法
JP2819869B2 (ja) 半導体装置の製造方法
JP3488498B2 (ja) 半導体装置における金属薄膜形成方法
JPH07169834A (ja) 層間接続孔の埋め込み方法
JP2954219B2 (ja) 半導体装置の製造プロセスに適用される改良された選択cvd
KR960006436B1 (ko) 반도체장치의 콘택플러그 형성방법
JP2849194B2 (ja) 半導体装置およびその製造方法