KR20000035374A - 상호 접속 구조 및 그 제조 방법 - Google Patents

상호 접속 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR20000035374A
KR20000035374A KR1019990049654A KR19990049654A KR20000035374A KR 20000035374 A KR20000035374 A KR 20000035374A KR 1019990049654 A KR1019990049654 A KR 1019990049654A KR 19990049654 A KR19990049654 A KR 19990049654A KR 20000035374 A KR20000035374 A KR 20000035374A
Authority
KR
South Korea
Prior art keywords
groove
metal material
connection hole
recess
metal
Prior art date
Application number
KR1019990049654A
Other languages
English (en)
Other versions
KR100623556B1 (ko
Inventor
고마이나오키
가도무라신고
다구치미쓰루
요시오아키라
미야모토다카아키
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000035374A publication Critical patent/KR20000035374A/ko
Application granted granted Critical
Publication of KR100623556B1 publication Critical patent/KR100623556B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

금속을 매입(埋入)하여 형성되는 종래의 상호 접속 구조에서는, 금속의 매입 불량에 의해 보이드(void) 등이 발생하여 접속 불량을 일으켜, 신뢰성의 저하를 초래하고, 또, 콘택트부의 배리어 메탈층(barrier metal layer)에 의해 접속 저항이 커지는 문제가 있었다.
절연막 중에 형성된 도전체 상에 접속되고, 그 절연막에 형성된 요부(凹部)(예를 들면, 접속공, 홈, 또는 홈 및 이 홈의 바닥부에 형성된 접속공)와, 요부의 측벽에 형성된 배리어 메탈층과, 요부의 내부에 매입된 금속 재료체를 구비한 새로운 상호 접속 구조로서, 금속 재료체는 복수회에 걸쳐 요부 내에 매입된 금속으로 이루어지고, 금속 재료체와 도전체는 서로 직접 접속되어 있다.

Description

상호 접속 구조 및 그 제조 방법 {INTERCONNECTION STRUCTURE AND FABRICATION PROCESS THEREFOR}
본 발명은 상호 접속 구조 및 그 제조 방법에 관한 것이며, 상세하게는 상호 접속 재료 자체의 매입성(埋入性)을 개선한 상호 접속 구조 및 그 제조 방법에 관한 것이다.
종래, LSI의 상호 접속 재료로서는 알루미늄 합금이 널리 사용되어 왔다. 그러나, LSI의 미세화, 고속화의 요구가 높아짐에 따라, 알루미늄 합금 상호 접속으로는 높은 신뢰성, 낮은 저항화 등의 충분한 성능의 확보가 점점 어렵게 되고 있다. 이러한 상황에 대한 대책으로서, 알루미늄 합금보다 일렉트로마이그레이션(electromigration) 내성이 우수한 동(銅)의 상호 접속 기술이 주목되어, 실용화되고 있다.
동의 상호 접속 형성에 있어서는, 일반적으로 동의 드라이 에칭이 용이하지 않기 때문에, 홈의 상호 접속에 의한 제조 방법이 유망시되고 있다. 이 홈의 상호 접속은 산화 실리콘 등으로 이루어지는 층간 절연막에 미리 소정의 홈을 형성하고, 그 홈에 상호 접속 재료를 매입한 후, 불필요한 부분의 상호 접속 재료를 화학적 기계 연마(이하, CMT라고 함. CMT는 Chemical Mechanical Polishing의 약어) 등에 의해 제거함으로써 형성된다.
상기 홈의 상호 접속 기술에서는, 접속공 및 홈의 내부에 상호 접속 재료를 매입하는 방법으로서, 전해(電解) 도금법, 화학적 기상(氣相) 성장(이하 CVD라고 함. CVD는 Chemical Vapor Deposition의 약어)법, 스퍼터링 후의 리플로법, 고압 리플로법 등이 검토되고 있지만, 이들 중, 미세한 접속공이나 홈의 내부에의 매입 능력이 높은 동의 전해 도금법이 특히 중요시되고 있다.
전해 도금법에 의해 동을 홈 및 접속공에 매입하는 프로세스의 일예를 도 4에 따라 설명한다.
도 4의 (1)에 나타낸 바와 같이, 반도체 기판(도시 생략) 상에 소정의 소자(도시 생략)를 형성한 후, 층간 절연막(111)을 형성하고, 그 층간 절연막(111)에 홈의 상호 접속으로 이루어지는 하층 상호 접속(112)을 형성한다. 이 층간 절연막(111) 상에는 하층 상호 접속(112)을 덮는 상하 상호 접속 간의 층간 절연막(113)을 산화 실리콘막(114)과 질화 실리콘막(115)으로 형성한다. 이어서, 질화 실리콘막(114)에 접속공(116)의 일부를 형성한 후, 다시 층간 절연막(117)을 형성한다. 이 층간 절연막(117)에 홈의 상호 접속을 형성하는 홈(118)을 형성한 후, 상기 층간 절연막(113)에 접속공(116)을 하층 상호 접속(112)에 달하는 상태로 형성한다. 그 후, 홈(118) 및 접속공(116)의 각 내벽에 질화 티탄을 70nm의 두께로 퇴적하여 배리어 메탈층(barrier metal)(119)을 형성한다. 이 배리어 메탈층(119)은 동이 산화 실리콘 등으로 이루어지는 층간 절연막에 확산되는 것을 방지하는 기능을 가진다.
다음에, 도 4의 (2)에 나타낸 바와 같이, 스퍼터링에 의해 상기 배리어 메탈층(119) 상에 시드층(seed layer)(120)으로 되는 동을 100nm의 두께로 퇴적한다. 이 시드층(120)은 나중의 공정에서 행해지는 전해 도금의 시드로서 기능한다. 다음에, 도 4의 (3)에 나타낸 바와 같이, 전해 도금 프로세스에 의해, 접속공(116) 및 홈(118)의 각 내부에 동(121)을 충전한다.
상기 프로세스에서, 양호한 동(121)의 매입을 실현하기 위해서는, 시드층(120)을 홈(118) 및 접속공(116)의 각 내부에 이른바 컨포멀 방법(conformal manner)으로 형성하는 것이 중요하다. 또, 홈(118) 및 접속공(116)의 각 내부에 신선한 도금액을 끊임없이 공급하는 것도 중요하다.
그러나, 상호 접속의 미세화가 진행되고, 또 홈과 접속공을 동시에 매입하는 프로세스에 있어서는 전반적으로 홈 및 접속공의 종횡비가 높고, 스퍼터링법에서는 동의 시드층의 스텝 커버리지(step coverage)를 충분히 얻기가 곤란해지고 있다. 이와 같은 환경에서는, 홈 및 접속공의 각 내부에 신선한 도금액을 끊임없이 공급하는 것도 곤란하다. 동의 시드층의 스텝 커버리지가 불충분하거나, 홈 및 접속공의 각 내부에 신선한 도금액을 끊임없이 충분히 공급할 수 없으면, 홈 및 접속공의 각 내부에 보이드(void) 등이 발생하여, 매입 불량을 발생하고, 그 결과, 접속공에 형성되는 매입된 동으로 이루어지는 플러그(plug)와 하층 상호 접속과의 접속 불량을 일으키게 된다.
그 대책으로서, 스퍼터링에 관해서는, 장치의 개량을 통해 동의 스퍼터링 커버리지를 개량하는 방법이 검토되고 있다. 예를 들면, 타깃(target)과 기판과의 거리를 멀어지게 하는 원거리 스퍼터링 및 피(被)스퍼터 원자를 이온화하여 수직 진행 성분을 증가시키는 이온화 스퍼터링 등이다. 그러나, 질화 탄탈이나 질화 티탄 등의 고융점 금속 재료와 비교하여 동 등의 저융점 금속 재료는, 본질적으로 스텝 커버리지가 나쁜 특성을 가져, 상기 방법에 의한 개선은 반드시 용이하지 않다. 한편, 도금액에도 계면 활성제 등의 첨가제를 혼합하여, 도금액의 습성(濕性)을 양호하게 하는 방법도 채용되고 있으나, 도금액의 습성에도 한계가 있어, 첨가제만으로는 매입 특성의 개선을 충분히 기대할 수 없다.
또, 배리어 메탈층을 형성하는 구성에서는, 배리어 메탈층이 하층 상호 접속과 접속공 내에 형성된 동 플러그와의 사이에 형성되어 있기 때문에, 접속공 내에 형성된 동 플러그와 하층 상호 접속과의 접속 저항이 커진다.
도 1은 본 발명의 상호 접속 구조에 관한 실시 형태를 나타낸 개략 구성 단면도.
도 2 (1) 내지 2 (6)은 상호 접속 구조의 제1 제조 방법에 관한 실시 형태를 나타낸 각 제조 공정의 개략 구성 단면도.
도 3 (1) 내지 3 (4)는 상호 접속 구조의 제2 제조 방법에 관한 실시 형태를 나타낸 각 제조 공정의 개략 구성 단면도.
도 4 (1) 내지 4 (3)은 종래의 상호 접속 구조의 제조 방법을 나타낸 각 제조 공정의 개략 구성 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11: 절연막, 12: 도전체, 13: 요부(凹部), 14: 배리어 메탈층(barrier metal layer), 15, 16: 금속 재료체.
본 발명은 상기 과제를 해결하기 위해 이루어진 상호 접속 구조 및 그 제조 방법으로서, 상호 접속 구조는, 절연막 중에 형성된 도전체 상에 접속되고, 또 이 절연막에 형성된 접속공, 또는 홈, 또는 홈 및 이 홈의 바닥부에 형성된 접속공을 구비하는 요부(凹部); 이 요부의 측벽에 형성된 배리어 메탈층; 및 그 요부의 내부에 매입된 금속 재료체를 구비하고 있다. 금속 재료체는 복수회에 걸쳐 요부의 내부에 매입된 금속으로 이루어지고, 금속 재료체는 직접 도전체와 접속되어 있다.
상기 상호 접속 구조에서는, 요부의 측벽에만 배리어 메탈층이 형성되고, 도전체에 접속되는 요부의 바닥부에서는, 배리어 메탈층을 통하지 않고, 직접 금속 재료체의 하부를 도전체에 접속하고 있다. 그러므로, 도전체와 금속 도전체의 하부와의 접속 저항은 낮다. 또, 금속 재료체는 복수회에 걸쳐 요부의 내부에 매입된 금속으로 이루어지기 때문에, 요부에의 금속의 매입을, 먼저 무전해 도금에 의해 행하고, 그 후 전해 도금에 의해 행하는 것이 가능하게 된다. 즉, 종횡비가 높은 요부의 경우에는, 매입성이 높은 무전해 도금에 의해 제1 금속 재료체를 형성하고, 그 제1 금속 재료체에 의해 요부의 종횡비가 낮아진 시점에서, 예를 들면 스퍼터링에 의해 시드층을 스텝 커버리지성이 높은 상태에서 성막한 후, 퇴적 속도가 빠른 전해 도금에 의해 제2 금속 재료체를 형성할 수 있다.
상호 접속 구조의 제1 제조 방법은, 절연막 중에 형성된 도전체 상에 접속되고, 또 이 절연막에 형성된, 예를 들면 접속공, 홈, 또는 홈 및 이 홈의 바닥부에 형성된 접속공을 구비하는 요부의 내벽에 배리어 메탈층을 형성하는 공정; 요부의 바닥부에 형성된 배리어 메탈층을 제거하여 요부의 바닥부에 도전체를 노출시키는 공정; 요부의 내부에 금속을 매입하여 금속 재료체의 하부를 형성하는 공정; 상기 금속 재료체의 하부 상에서의 내벽에 전해 도금에 의해 시드층을 형성하는 공정; 및 전해 도금법에 의해 요부의 내부에 금속을 매입하여 금속 재료체의 상부를 형성하는 공정으로 이루어지하고 있다.
상기 상호 접속 구조의 제1 제조 방법에서는, 요부에 형성한 배리어층 중, 요부의 바닥부에 형성된 배리어 메탈층을 제거하고 난 다음 금속 재료체의 하부를 형성하기 때문에, 이 금속 재료층의 하부는 무전해 도금에 의해 형성할 수 있다. 금속 재료층의 하부의 존재에 의해 요부의 종횡비가 저감되기 때문에, 그 후의 공정에서 이루어지는 전해 도금에 의해 시드층의 스텝 커버리지성이 향상된다. 그 결과, 전해 도금에 의해 금속이 양호하게 요부에 매입되므로, 보이드가 발생하지 않는다.
상호 접속 구조의 제2 제조 방법은, 절연막 중에 형성된 도전체 상에 접속되고, 또 이 절연막에 형성된, 예를 들면 접속공, 홈, 또는 홈 및 이 홈의 바닥부에 형성한 접속공을 구비하는 요부의 내부에 금속을 퇴적하여 금속 재료체의 하부를 형성하는 공정; 금속 재료층의 하부 상의 요부의 내벽에 배리어 메탈층을 형성하는 공정; 요부의 내벽에 전해 도금법에 의해 시드층을 형성하는 공정; 전해 도금법에 의해 요부의 내부에 금속을 매입하여 금속 재료체의 상부를 형성하는 공정으로 이루어지고 있다.
상기 상호 접속 구조의 제2 제조 방법에서는, 요부의 내부에 금속을 퇴적하여 형성된 금속 재료체의 하부에 의해 요부의 종횡비가 저감되기 때문에, 그 후의 공정에서 이루어지는 전해 도금에 의해 시드층의 스텝 커버리지성이 향상된다. 그 결과, 전해 도금에 의해 금속이 양호하게 요부에 매입되므로, 보이드가 발생하지 않는다.
본 발명의 상호 접속 구조에 관한 실시 형태의 일예를 도 1의 개략 구성 단면도를 참조하여 설명한다.
도 1에 나타낸 바와 같이, 예를 들면 산화 실리콘으로 이루어지는 절연막(11) 중에는, 하층 상호 접속으로 되는 도전체(12)가 형성되어 있다. 상기 절연막(11)에는 상기 도전체(12)와 접속하는 요부(13)가 형성되어 있다. 이 요부(13)는, 예를 들면 접속공, 홈, 또는 홈 및 이 홈의 바닥부에 형성된 접속공을 구비하며, 여기에서는 일예로서 접속공을 나타냈다. 이 요부(13)의 측벽에는 배리어 메탈층(14)이 형성되어 있다. 이 배리어 메탈층(14)은, 예를 들면 질화 티탄으로 이루어지고, 예를 들면 70nm의 두께로 형성되어 있고, 동이 산화 실리콘 등으로 이루어지는 상기 절연막(11) 중에 확산되는 것을 방지한다.
상기 요부(13)의 내부에는 배리어 메탈층(14)층을 통하지 않고, 금속 재료체(15)가 상기 도전체(12)에 직접 접속하는 상태로 형성되어 있다. 또한, 플러크의 하부인 상기 금속 재료체(15) 상에서의 상기 요부(13)의 내부에는, 플러그의 상부인 금속 재료체(16)가 형성되고, 상기 금속 재료체(15)와 금속 재료체(16)로 플러그(17)가 형성되어 있다.
상기 상호 접속 구조에서는, 요부(13)의 측벽에만 배리어 메탈층(14)을 형성하고, 도전체(12)에 접속하는 요부(13)의 바닥부에서는, 배리어 메탈층(14)을 통하지 않고, 직접 금속 재료체(15)를 도전체(12)에 접속하고 있다. 그러므로, 도전체(12)와 금속 재료체(15)와의 접속 저항은 낮다. 그러므로, 배리어 메탈층을 요부의 바닥부에도 형성한 종래의 상호 접속 구조와 비교하여, 플러그(17)와 하층 상호 접속인 도전체(예를 들면, 하층 상호 접속)(12)와의 접속 저항은 낮다. 상기 구성에서는, 금속 재료체(15, 16)가 플러그(17)를 구성하지만, 이들 금속 재료체는 복수회에 걸친 매입에 의해 구성할 수도 있다.
또, 상기 구성에서는, 요부(13)에의 금속 매입이 금속 재료체(15)와 금속 재료체(16)로 이루어져 있다. 그러므로, 무전해 도금에 의해 금속 재료체(15)를 형성하고, 전해 도금에 의해 금속 재료체(16)를 형성하는 것이 가능하게 된다. 즉, 종횡비가 높은 상태에서는, 매입성이 높은 무전해 도금에 의해 금속 재료체(15)를 형성하고, 금속 재료체(15)의 퇴적에 의해 요부(13)의 종횡비가 낮아진 시점에서, 예를 들면 스퍼터링에 의해 시드층을 스텝 커버리지성이 높은 상태로 성막한 후, 퇴적 속도가 빠른 전해 도금에 의해 금속 재료체(16)를 형성하는 것이 가능하게 되는 구성으로 되어 있다.
다음에, 상호 접속 구조의 제1 제조 방법에 관한 실시 형태의 일예를 도 2 (1) 내지 2 (6)의 각 제조 공정의 개략 구성 단면도를 참조하여 설명한다.
도 2의 (1)에 나타낸 바와 같이, 반도체 기판(도시 생략) 상에 소정의 소자(도시 생략)를 형성한 후, 층간 절연막(21)을 예를 들면 플라즈마 인핸스먼트(plasma enhancement) CVD법에 의해 성막한 산화 실리콘막으로 형성한다. 그 후, 통상의 홈의 상호 접속 형성 기술에 의해, 상기 층간 절연막(21)에 홈(22)을 형성하고, 또한 홈(22)의 내벽에 배리어 메탈층(23)을 형성한 후, 예를 들면 전해 도금에 의해 홈(22)의 내부를 동으로 매입한 후, 불필요한 동을 제거하여 홈(22)의 내부에 동으로 이루어지는 하층 상호 접속(도전체)(24)을 형성한다.
이어서, 상기 층간 절연막(21) 상에 하층 상호 접속(24)을 덮는 산화 실리콘막(25)을, 예를 들면 800nm의 두께로 형성하고, 다시 질화 실리콘막(26)을 예를 들면 50nm의 두께로 형성하여, 상하 상호 접속 간의 절연막으로 되는 층간 절연막(이하, ILD라고 함. ILD는 Inter Level Dielectrics의 약어임)(27)을 상기 산화 실리콘막(25)과 상기 질화 실리콘막(26)으로 형성한다. 상기 질화 실리콘막(26)은 나중의 공정에서 에칭 스토퍼로서의 기능을 발휘하는 것이다.
그 후, 통상의 레지스트 도포, 리소그래피(lithography) 기술에 의해, 접속공을 개구하는 위치에 개구부를 형성한 레지스트 마스크(도시 생략)를 형성하고, 그것을 사용해서 에칭을 행하여, 상기 질화 실리콘막(26)에 접속공(28)의 일부를 형성한다. 이 접속공(28)의 구경은, 예를 들면 0.3㎛로 형성했다.
상기 접속공(28)의 일부가 형성된 후, 상기 레지스트 마스크를 제거한다. 이어서, 도 2의 (2)에 나타낸 바와 같이, 상기 질화 실리콘막(26) 상에 상기 접속공(28)의 일부를 덮는 동일층의 상호 접속 간의 층간 절연막(이하, IMD라고 함. IMD는 Inter Metal Dielectrics의 약어임)(29)을, 예를 들면 플라즈마 인핸스먼트 CVD법에 의해 500nm의 두께로 형성한다.
그 후, 통상의 레지스트 도포, 리소그래피 기술에 의해, 홈을 개구하는 위치에 개구부를 형성한 레지스트 마스크(도시 생략)를 IMD(29) 상에 형성하고, 그것을 사용해서 에칭을 행하여, 상기 IMD(29)에 홈(30)을 형성한다. 이 홈(30)을 형성하는 에칭에서는 상기 질화 실리콘막(26)이 에칭 스토퍼로 된다. 또한 이 질화 실리콘막(26)을 에칭 마스크로 하여 산화 실리콘막(25)을 에칭하고, 상기 홈(30)의 바닥부에 상기 하층 상호 접속(24)으로 통하는 접속공(28)을 형성한다. 이와 같이 하여 접속공(28)과 홈(30)으로 이루어지는 요부(31)를 형성한다. 상기 홈(30)은 예를 들면 0.5㎛의 폭을 가지도록 형성했다. 그 후, 상기 레지스트 마스크를 제거한다.
이어서, 도 2의 (3)에 나타낸 바와 같이, 예를 들면 DC 마그네트론 스퍼터링(magnetron sputtering)에 의해, 상기 요부(31)(홈(30) 및 접속공(28))의 내벽에 배리어 메탈층(32)을, 예를 들면 질화 실리콘을 70nm의 두께로 퇴적하여 형성한다. 이 때, IMD(29) 상에도 배리어 메탈층(32)은 퇴적된다. 이 배리어 메탈층(32)의 성막 조건의 일예로서는, 프로세스 가스에 아르곤(Ar)(유량(流量): 20sccm)과 질소(N2)(유량: 70sccm)를 사용하고, 성막 분위기의 압력을 0.3Pa, 성막 온도를 200℃, DC 파워를 12kV로 설정했다. 이하, sccm는 표준 상태에서의 체적 유량(體積流量)(㎤/분)을 표시한다.
이어서, 도 2의 (4)에 나타낸 바와 같이, 상기 배리어 메탈층(32)을 에치 백하여, 접속공(28)의 바닥부에 하층 상호 접속(24)을 노출시킨다. 즉, 접속공(28)의 바닥부에 동이 노출된다. 이 에치 백에 의해, IMD(29) 상에 형성된 배리어 메탈층(32)(도시하지 않음)이 제거된다. 상기 에치 백은, 예를 들면 반응성 이온 에칭(이하, RIE라고 함. RIE는 Reactive Ion Etching의 약어임)에 의해 행하고, 에칭 가스에 3염화 붕소(BCl3)(유량: 20sccm)와 염소(Cl2)(유량: 120sccm)와 아르곤(Ar)(유량: 60sccm)과 헬륨(He)(유량: 20sccm)을 사용하여, 에칭 분위기의 압력을 예를 들면 0.7Pa, 파워를 110W로 설정하고, 예를 들면 3분간의 RIE를 행한다.
다음에, 도 2의 (5)에 나타낸 바와 같이, 무전해 도금법에 의해, 상기 접속공(28)의 내부에 동을 퇴적시켜 매입한다. 이 무전해 도금법에서는, 접속공(28)의 바닥부에 노출시킨 동을 촉매로 하여 접속공(28)의 바닥부로부터 동을 퇴적시켜 금속 재료체의 하부(33)를 형성한다. 이와 같이 하여, 접속공(28)을 선택적으로 동으로 매입하여, 접속공(28)의 종횡비를 저감한다. 상기 무전해 도금 조건의 일예로서, 온도를 예를 들면 25℃로 유지한 무전해 도금액을 5d㎥ 준비하고, 예를 들면 상기 무전해 도금액을 1MHz의 초음파로 교반(攪拌)하면서 10분간의 무전해 도금을 행하였다.
이어서, DC 마그네트론 스퍼터링에 의해, 상기 홈(30) 및 상기 접속공(28)의 각 내벽에 시드층(34)을, 예를 들면 동을 100nm의 두께로 퇴적하여 형성한다. 이 때, IMD(29) 상에도 시드층(34)이 퇴적된다. 스퍼터링 조건의 일예로서는, 프로세스 가스로서 아르곤(Ar)(유량: 50sccm)을 사용하고, 성막 분위기의 압력을 0.2Pa, 성막 온도를 200℃, DC 파워를 12kV로 설정했다. 이 때, 접속공(28)의 바닥부측에는 플러그의 하부(22)가 형성되어 있기 때문에, 시드층(34)을 형성하는 시점의 접속공(28)은 종횡비가 낮아져, 접속공(28)의 상부 측벽에서의 시드층(34)의 스텝 커버리지가 개선되었다.
이어서, 도 2의 (6)에 나타낸 바와 같이, 전해 도금법에 의해 상기 접속공(28)과 상기 홈(20)의 각 내부에 동을 매입한다. 이 전해 도금에서는, 시드층(34) 상에 동이 성장한다. 그 후, CMP에 의해, IMD(29) 상의 불필요한 동을 제거하고, 금속 재료체의 하부(33) 상에서의 접속공(28)의 내부에 금속 재료체의 상부(35)를 형성하여, 홈(30)의 내부에 상층 상호 접속(36)을 형성한다. 이와 같이 하여, 상기 금속 재료체의 하부(33)와 금속 재료체의 상부(35)로 플러그(37)가 구성된다. 그리고, 상기 CMP에서는, IMD(29) 상의 배리어 메탈층(32)(도시 생략)도 제거된다.
상기 제1 제조 방법에서는, 요부(31)에 형성된 배리어 메탈층(32) 중, 요부(31)의 바닥부에 형성된 배리어 메탈층(32)을 제거하고 난 다음 금속 재료층의 하부(33)를 형성하기 때문에, 이 금속 재료체의 하부(33)는 무전해 도금에 의해 형성하는 것이 가능하게 된다. 그리고, 금속 재료체의 하부(33)의 매입에 의해 요부(31)의 종횡비가 저감되기 때문에, 그 후의 공정에서 전해 도금에 의해 형성되는 시드층(34)의 스텝 커버러지성이 향상된다. 그 결과, 전해 도금에 의해 동이 양호하게 요부에 매입되어, 금속 재료체의 상부(35)가 형성되므로, 요부(31) 내에 보이드를 발생하는 일이 없다.
다음에, 상호 접속 구조의 제2 제조 방법에 관한 실시 형태의 일예를 도 3 (1) 내지 3 (4)의 각 제조 공정의 개략 구성 단면도를 참조하여 설명한다.
도 3의 (1)에 나타낸 바와 같이, 반도체 기판(도시 생략) 상에 소정의 소자(도시 생략)를 형성한 후, 층간 절연막(21)을 예를 들면 플라즈마 인핸스먼트 CVD법에 의해 성막한 산화 실리콘막으로 형성한다. 그 후, 통상의 홈의 상호 접속의 형성 기술에 의해, 상기 층간 절연막(21)에 홈(22)을 형성하고, 홈(22)의 내벽에 배리어 메탈층(23)을 형성한 후, 예를 들면 전해 도금에 의해 홈(22)의 내부를 동으로 매입한 후, 불필요한 동을 제거하고, 홈(22)의 내부에 동으로 이루어지는 하층 상호 접속(도전체)(24)을 형성한다.
상기 하층 상호 접속(24)을 형성한 후, 상기 층간 절연막(21) 상에 하층 상호 접속(24)을 덮는 산화 실리콘막(25)을, 예를 들면 800nm의 두께로 형성하고, 다시 질화 실리콘막(26)을, 예를 들면 50nm의 두께로 형성하여, 상하 상호 접속 간의 절연막으로 되는 층간 절연막(이하, ILD라고 함. ILD는 Inter Level Dielectrics의 약어임)(27)을 형성한다. 상기 질화 실리콘막(26)은 나중의 공정에서 에칭 스토퍼로서의 기능을 발휘하는 것이다.
그 후, 통상의 레지스트 도포, 리소그래피 기술에 의해, 접속공을 개구하는 위치에 개구부를 형성한 레지스트 마스크(도시 생략)를 형성하고, 그것을 사용해서 에칭을 행하여, 상기 질화 실리콘막(26)에 접속공(28)의 일부를 형성한다. 이 접속공(28)의 구경은, 예를 들면 0.3㎛로 형성했다.
상기 접속공(28)을 형성한 후, 상기 레지스트 마스크를 제거한다. 이어서, 도 3의 (2)에 나타낸 바와 같이, 상기 질화 실리콘막(26) 상에 상기 접속공(28)의 일부를 덮는 동일층 상호 접속 간의 층간 절연막(이하, IMD라고 함. IMD는 Inter Metal Dielectrics의 약어임)(29)을, 예를 들면 플라즈마 인핸스먼트 CVD법에 의해 성막한 산화 실리콘막으로, 예를 들면 500nm의 두께로 형성한다.
상기 산화 실리콘막을 퇴적한 후, 통상의 레지스트 도포, 리소그래피 기술에 의해, 홈을 개구하는 위치에 개구부를 형성한 레지스트 마스크(도시 생략)를 형성하고, 그것을 사용해서 에칭을 행하여, 상기 IMD(29)에 홈(30)을 형성한다. 이 홈(30)을 형성하는 에칭에서는, 상기 질화 실리콘막(26)이 에칭 스토퍼로 된다. 또한 이 질화 실리콘막(26)을 에칭 마스크로 사용하여 산화 실리콘막(25)을 에칭하고, 상기 홈(30)의 바닥부에 상기 하층 상호 접속(24)으로 통하는 접속공(28)을 형성한다. 이와 같이 하여, 접속공(28)과 홈(30)으로 이루어지는 요부(31)를 형성한다. 상기 홈(30)은, 예를 들면 0.5㎛의 폭을 가지도록 형성했다. 그 후, 상기 레지스트 마스크를 제거한다.
이어서, 도 3의 (3)에 나타낸 바와 같이, CVD법에 의해 요부(31)의 접속공(28)의 바닥부측 상에 금속 재료체의 하부(33)를 텅스텐 또는 알루미늄으로 형성한다. 하부(33)를 텅스텐으로 형성하는 경우의 CVD 조건으로서는, 원료 가스로서 6불화 텅스텐(WF6)과 모노실란(SiH4)을 사용하고, 성막 온도를 150℃∼300℃로 설정한다. 또, 하부(33)를 알루미늄으로 형성하는 경우에는, 원료 가스로서 디메틸 알루미늄 하이드라이드[(CH3)2AlH]를 사용하고, 성막 온도를 150℃∼250℃로 설정한다.
그 후, DC 마그네트론 스퍼터링에 의해, 상기 금속 재료체의 하부(33) 상의 홈(30) 및 접속공(28)으로 이루어지는 요부(31)의 내벽에 배리어 메탈층(32)을, 예를 들면 질화 티탄을 70nm의 두께로 퇴적하여 형성한다. 이 때, IMD(29) 상에도 배리어 메탈층(32)이 퇴적된다. 이 배리어 메탈층(32)의 성막 조건의 일예로서는, 프로세스 가스에 아르곤(Ar)(유량: 20sccm)과 질소(N2)(유량: 70sccm)를 사용하고, 성막 분위기의 압력을 0.3Pa, 성막 온도를 200℃, DC 파워를 12kV로 설정했다. 이하, sccm는 표준 상태에서의 체적 유량(㎤/분)을 표시한다.
배리어 메탈층(32)을 형성한 후, DC 마그네트론 스퍼터링에 의해, 상기 배리어 메탈층(34) 상에 시드층(34)을, 예를 들면 동을 100nm의 두께로 퇴적하여 형성한다. 이 시드층(34)의 성막 조건의 일예로서는, 프로세스 가스로서 아르곤(Ar)(유량: 50sccm)을 사용하고, 성막 분위기의 압력을 0.2Pa, 성막 온도를 200℃, DC 파워를 12kV로 설정했다. 이 때, 접속공(28)의 바닥부측에는 금속 재료체의 하부(33)가 형성되어 있기 때문에, 시드층(34)을 형성하는 시점의 접속공(28)은 종횡비가 낮아져, 접속공(28)의 상부 측면에서의 시드층(34)의 스텝 커버리지성이 개선된다.
이어서, 도 3의 (4)에 나타낸 바와 같이, 전해 도금법에 의해 상기 접속공(28)과 상기 홈(30)의 각 내부에 동을 매입한다. 이 전해 도금에서는 시드층(34) 상에 동이 성장한다. 그 후, CMP에 의해, IMD(29) 상의 불필요한 동을 제거하고, 금속 재료체의 하부(33) 상에서의 접속공(28)의 내부에 금속 재료체의 상부(35)를 형성하여, 홈(30)의 내부에 상층 상호 접속(36)을 형성한다. 그리고, 상기 금속 재료체의 하부(33)와 금속 재료체의 상부(35)로 플러그(37)가 구성된다. 그리고, 상기 CMP에서는, IMD(29) 상의 배리어 메탈층(32)(도시 생략)도 제거된다.
상기 상호 접속 구조의 제2 제조 방법에서는, 요부(31)의 내부에 금속을 퇴적하여 형성한 금속 재료체의 하부(33)의 형성에 의해 요부(31)의 접속공의 종횡비가 저감되기 때문에, 그 후의 공정에서 전해 도금에 의해 형성되는 시드층(34)의 스텝 커버리지성이 향상된다. 그 결과, 전해 도금에 의해 금속(동)이 양호하게 요부(31)에 매입되므로, 보이드가 발생하지 않는다.
상기 상호 접속 구조의 제1 제조 방법에서의 실시 형태에서는, 하층 상호 접속(24)이 동으로 형성된 경우를 나타냈지만, 하층 상호 접속(24)이 이온화 경향에서 동보다 불안정하고 높은 금속으로 이루어지더라도, 상기한 경우와 마찬가지로 동으로 이루어지는 금속 재료체의 하부(33)를 형성할 수 있다. 하층 상호 접속(24)이 알루미늄으로 이루어지는 경우에는, 동 이온이 들어간 도금액을 사용함으로써, 알루미늄 표면에서 치환(置換) 도금이 행해져, 알루미늄 표면을 동으로 덮을 수 있다. 그 후는, 상기 실시 형태에서 사용한 방법에 의해, 무전해 도금으로 접속공(28)의 내부에 동을 매입하면 금속 재료체의 하부(33)를 형성할 수 있다. 그리고, 상기 동보다도 저열한 금속으로서, 알루미늄 외에, 동으로부터의 이온화 경향이 큰 금속으로 상온에서 물과 반응하지 않는 금속, 예를 들면 아연, 크롬, 철, 코발트, 니켈, 주석, 연, 안티몬, 비스무트 등을 사용할 수 있다.
상기 무전해 도금에서는, 바탕층이 알루미늄이면 니켈, 크롬, 금, 은, 팔라디움, 플라티늄 등을 사용할 수 있다.
상기 제1, 제2 제조 방법의 각 실시 형태에서 설명한 배리어 메탈층(32)은, 질화 티탄, 티탄텅스텐, 탄탈, 질화 탄탈, 텅스텐, 질화 텅스텐 및 질화 텅스텐 실리사이드로 이루어지는 군(群) 중에서 1종 또는 복수종을 사용하여 형성할 수 있고, 복수종을 사용하는 경우에는 적층하여 사용한다. 이들 배리어 메탈층(32)의 형성 방법은 스퍼터링에 한정되지 않고, CVD법, 그 밖의 성막 수단을 사용하는 것이 가능하다.
상기 동의 시드층(34)의 형성 방법은 스퍼터링에 한정되지 않고, CVD법, 그 밖의 성막 수단을 사용하는 것이 가능하다.
상기 제1, 제2 제조 방법의 각 실시 형태에서는, 이른바 듀얼 다마신 구조(dual Damascene structure)의 경우를 설명했지만, 홈 또는 접속공 단독으로 형성된 경우에도 적용할 수 있다. 또, 상기 IMD(29), ILD(27)는 플라즈마 인핸스먼트 CVD법에 의해 성막된 산화 실리콘막에 한정되지 않고, 유전률이 3.5 이하인 저유전률 절연막을 사용하는 것도 가능하다. 또는, 상기 산화 실리콘막과 상기 저유전률막을 조합한 구성으로 해도 된다.
이상, 설명한 바와 같이 본 발명의 상호 접속 구조에 의하면, 금속 재료체의 하부와 하층 상호 접속이 배리어 메탈층을 통하지 않고, 직접적으로 접속되어 있으므로, 접속공의 바닥부에도 배리어 메탈층이 형성되어 있는 종래의 상호 접속 구조와 비교하여, 접속 저항이 낮다. 그러므로, 신호 전달 속도의 고속화가 실현되고, 또한 고성능의 상호 접속 구조가 달성된다.
본 발명의 상호 접속 구조의 제1 제조 방법에 의하면, 요부에 형성한 배리어 메탈층 중, 요부의 바닥부에 형성된 배리어 메탈층을 제거하고 난 다음 플러그 하부를 형성하므로, 이 금속 재료체의 하부는 무전해 도금에 의해 형성할 수 있다. 그리고 금속 재료체의 하부를 형성함으로써, 요부의 종횡비를 저감할 수 있기 때문에, 그 후의 공정에서 전해 도금에 의해 형성되는 시드층의 스텝 커버리지성을 향상시킬 수 있다. 그 결과, 전해 도금에 의해 금속이 양호하게 요부에 매입되므로, 요부 내에서 보이드가 발생하지 않는다. 따라서, 높은 신뢰성을 가지는 상호 접속 구조를 형성할 수 있다. 또, 높은 종횡비의 접속공, 홈 등에 무전해 도금만에 의해 금속을 매입하는 방법보다 전해 도금 쪽이 도금 속도가 빠르기 때문에, 스루풋(through-put)의 향상이 실현된다. 또한, 일반적으로 전해 도금액보다도 무전해 도금액 쪽이 첨가제가 적으므로, 도금막에 수용되는 불순물의 양이 적어지므로, 도금막의 응력의 감소를 기대할 수 있다.
본 발명의 상호 접속 구조의 제2 제조 방법에 의하면, 요부의 내부에 금속을 퇴적하여 형성한 금속 재료체의 하부의 형성에 의해 요부의 종횡비가 저감되기 때문에, 그 후의 공정에서 전해 도금에 의해 형성되는 시드층의 스텝 커버리지성이 향상된다. 그 결과, 전해 도금에 의해 금속이 양호하게 요부에 매입되므로, 보이드가 발생하지 않는다. 따라서, 높은 신뢰성을 가지는 상호 접속 구조를 달성할 수 있다.

Claims (10)

  1. 절연막 중에 형성된 도전체 상에 접속되는 것으로 상기 절연막에 형성된 요부(凹部);
    상기 요부의 측벽에 형성된 배리어 메탈층(barrier metal layer); 및
    상기 요부의 내부에 매입(埋入)된 금속 재료체
    를 구비한 상호 접속 구조로서,
    상기 금속 재료체는 복수회에걸쳐 상기 요부의 내부에 매입된 금속으로 이루어지고,
    상기 금속 재료체와 상기 도전체는 서로 직접 접속되어 있는
    것을 특징으로 하는 상호 접속 구조.
  2. 제1항에 있어서,
    상기 요부는 접속공, 홈, 또는 홈 및 상기 홈의 바닥부에 형성된 접속공을 구비하는 것을 특징으로 하는 상호 접속 구조.
  3. 절연막 중에 형성된 도전체 상에 접속되는 것으로 상기 절연막에 형성된 요부의 내벽에 배리어 메탈층을 형성하는 공정 및;
    상기 요부의 바닥부에 형성된 상기 배리어 메탈층을 제거하여 상기 요부의 바닥부에 상기 도전체를 노출시키는 공정;
    상기 요부의 내부에 금속을 매입하여 금속 재료체의 하부를 형성하는 공정;
    상기 금속 재료체의 하부 상에서의 상기 요부의 내벽에 전해 도금법에 의해 시드층(seed layer)을 형성하는 공정; 및
    전해 도금법에 의해 상기 요부의 내부에 금속을 매입하여 금속 재료체의 상부를 형성하는 공정
    으로 이루어지는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
  4. 제3항에 있어서,
    상기 금속 재료체의 하부는 무전해 도금법에 의해 형성되는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
  5. 제3항에 있어서,
    상기 요부는 접속공, 홈, 또는 홈 및 상기 홈의 바닥부에 형성된 접속공을 구비하는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
  6. 제4항에 있어서,
    상기 요부는 접속공, 홈, 또는 홈 및 상기 홈의 바닥부에 형성된 접속공을 구비하는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
  7. 절연막 중에 형성된 도전체 상에 접속되는 것으로 상기 절연막에 형성된 요부의 내부에 금속을 퇴적하여 금속 재료체의 하부를 형성하는 공정;
    상기 금속 재료층의 하부 상에서의 상기 요부의 내벽에 배리어 메탈층을 형성하는 공정;
    상기 요부의 내벽에 전해 도금법에 의해 시드층을 형성하는 공정; 및
    상기 전해 도금법에 의해 상기 요부의 내부에 금속을 매입하여 상기 금속 재료체의 상부를 형성하는 공정
    으로 이루어지는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
  8. 제7항에 있어서,
    상기 금속 재료체의 하부는, CVD법에 의해 형성되는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
  9. 제7항에 있어서,
    상기 요부는 접속공, 홈, 또는 홈 및 상기 홈의 바닥부에 형성된 접속공을 구비하는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
  10. 제8항에 있어서,
    상기 요부는 접속공, 홈, 또는 홈 및 상기 홈의 바닥부에 형성된 접속공을 구비하는 것을 특징으로 하는 상호 접속 구조의 제조 방법.
KR1019990049654A 1998-11-11 1999-11-10 상호 접속 구조 및 그 제조 방법 KR100623556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-320115 1998-11-11
JP10320115A JP2000150647A (ja) 1998-11-11 1998-11-11 配線構造およびその製造方法

Publications (2)

Publication Number Publication Date
KR20000035374A true KR20000035374A (ko) 2000-06-26
KR100623556B1 KR100623556B1 (ko) 2006-09-12

Family

ID=18117874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049654A KR100623556B1 (ko) 1998-11-11 1999-11-10 상호 접속 구조 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6380065B1 (ko)
JP (1) JP2000150647A (ko)
KR (1) KR100623556B1 (ko)
TW (1) TW445585B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
JP3954312B2 (ja) * 2001-01-15 2007-08-08 ローム株式会社 半導体装置の製造方法
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
TW556311B (en) 2001-07-31 2003-10-01 Infineon Technologies Ag Method for filling trenches in integrated semiconductor circuits
JP4574082B2 (ja) * 2001-08-14 2010-11-04 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2003068848A (ja) * 2001-08-29 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7902062B2 (en) 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
JP4054269B2 (ja) * 2003-03-20 2008-02-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP4339152B2 (ja) * 2004-03-08 2009-10-07 富士通マイクロエレクトロニクス株式会社 配線構造の形成方法
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
US7960838B2 (en) * 2005-11-18 2011-06-14 United Microelectronics Corp. Interconnect structure
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
KR100741269B1 (ko) * 2006-06-28 2007-07-19 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
US7879720B2 (en) * 2008-09-30 2011-02-01 Samsung Electronics Co., Ltd. Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8836129B1 (en) 2013-03-14 2014-09-16 United Microelectronics Corp. Plug structure
US9905509B2 (en) * 2014-07-25 2018-02-27 Macronix International Co., Ltd. Inverted-T shaped via for reducing adverse stress-migration effects
US9543248B2 (en) 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods
US10083856B2 (en) * 2016-08-01 2018-09-25 Taiwan Semiconductor Manufacturing Company Limited Isolation regions for semiconductor structures and methods of forming the same
TWI706434B (zh) * 2016-10-13 2020-10-01 大陸商盛美半導體設備（上海）股份有限公司 加工互連結構使阻擋層側壁凹進最小化的方法
CN110021553B (zh) * 2018-01-09 2021-12-14 上海新微技术研发中心有限公司 一种通孔结构及其方法
WO2019151023A1 (ja) * 2018-02-05 2019-08-08 東京エレクトロン株式会社 多層配線の形成方法、多層配線形成装置および記憶媒体
JP2019161003A (ja) 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
US10546812B1 (en) 2018-07-13 2020-01-28 International Business Machines Corporation Liner-free and partial liner-free contact/via structures
WO2024065341A1 (zh) * 2022-09-29 2024-04-04 华为技术有限公司 半导体器件及其制作方法、电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JP2797933B2 (ja) * 1993-11-30 1998-09-17 日本電気株式会社 半導体装置の製造方法
US6013574A (en) * 1996-01-30 2000-01-11 Advanced Micro Devices, Inc. Method of forming low resistance contact structures in vias arranged between two levels of interconnect lines
JPH09260492A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US6077768A (en) * 1996-07-19 2000-06-20 Motorola, Inc. Process for fabricating a multilevel interconnect
JPH1064908A (ja) * 1996-08-13 1998-03-06 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
KR100243272B1 (ko) * 1996-12-20 2000-03-02 윤종용 반도체 소자의 콘택 플러그 형성방법
US6037248A (en) * 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
US5981378A (en) * 1997-07-25 1999-11-09 Vlsi Technology, Inc. Reliable interconnect via structures and methods for making the same
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
TW374948B (en) * 1998-07-28 1999-11-21 United Microelectronics Corp Method of prevention of poisoning trenches in dual damascene process structures and dielectric layer windows
US6077770A (en) * 1998-10-30 2000-06-20 United Microelectronics Corp. Damascene manufacturing process capable of forming borderless via
US6080669A (en) * 1999-01-05 2000-06-27 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by high pressure deposition
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion

Also Published As

Publication number Publication date
KR100623556B1 (ko) 2006-09-12
US6380065B1 (en) 2002-04-30
JP2000150647A (ja) 2000-05-30
TW445585B (en) 2001-07-11

Similar Documents

Publication Publication Date Title
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
US6541374B1 (en) Method of depositing a diffusion barrier for copper interconnection applications
US7365001B2 (en) Interconnect structures and methods of making thereof
JP4516640B2 (ja) 半導体素子における相互接続構造の形成方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US6258710B1 (en) Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US7446032B2 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US20080242088A1 (en) Method of forming low resistivity copper film structures
US6887781B2 (en) Method for the formation of diffusion barrier
US6303498B1 (en) Method for preventing seed layer oxidation for high aspect gap fill
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
US20070077755A1 (en) Method of forming metal wiring in a semiconductor device
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6353260B2 (en) Effective diffusion barrier
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
US5948705A (en) Method of forming interconnection line
KR20040047503A (ko) 알루미늄 금속 배선 형성방법
KR20070005870A (ko) 반도체 소자의 구리 금속배선 형성방법
KR20020009013A (ko) 반도체 소자의 금속 박막 및 그의 형성 방법
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20020056341A (ko) 반도체 소자의 층간 절연막 형성 방법
JP2000124310A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee