JPH06224150A - 多層配線構造の形成方法 - Google Patents

多層配線構造の形成方法

Info

Publication number
JPH06224150A
JPH06224150A JP1007793A JP1007793A JPH06224150A JP H06224150 A JPH06224150 A JP H06224150A JP 1007793 A JP1007793 A JP 1007793A JP 1007793 A JP1007793 A JP 1007793A JP H06224150 A JPH06224150 A JP H06224150A
Authority
JP
Japan
Prior art keywords
film
wiring
hole
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1007793A
Other languages
English (en)
Inventor
Nobuyuki Takeyasu
伸行 竹安
Hiroshi Yamamoto
浩 山本
Yumiko Kouno
有美子 河野
Tomohiro Oota
与洋 太田
Original Assignee
Kawasaki Steel Corp
川崎製鉄株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp, 川崎製鉄株式会社 filed Critical Kawasaki Steel Corp
Priority to JP1007793A priority Critical patent/JPH06224150A/ja
Publication of JPH06224150A publication Critical patent/JPH06224150A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 微細なヴィア孔にAlを低抵抗で埋め込む方
法を提供すること。 【構成】 Al配線6上に層間絶縁膜8を被覆し、ここ
にヴィア孔8aを形成する。その次に、Al配線6の露
出表面に形成されている自然酸化膜6a等を塩素を含む
ガス雰囲気中でプラズマエッチングすることによって除
去する。その次に、Al配線6表面の塩化物6bや層間
絶縁膜8表面の堆積物8bを不活性ガスを用いたプラズ
マ処理により除去する。その次に、CVDによりヴィア
孔8a内にAlを選択的に堆積する。上記の方法では、
プラズマエッチングの工程で自然酸化膜4aを除去し、
プラズマ処理の工程で塩化物6bや堆積物8bを除去す
ることとしているので、CVDにあたってヴィア孔8a
底部のみに選択性良くAlを堆積することができる。し
たがって、ヴィア孔8a内に埋め込まれたAlプラグと
その後層間絶縁膜8上に形成するAl配線との接続を極
めて良好なものとすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置を構成する
多層配線構造の形成方法に関し、特に微細なヴィア孔の
埋め込みを伴う形成方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】半導体
装置において多層配線構造を形成する場合に、下層Al
配線と上層Al配線との接続部であるヴィア孔の埋め込
み技術が重要になっている。例えば1.0μm径程度以
下の微細なヴィア孔の埋め込み方法として、低抵抗であ
り、微細孔の穴埋めに優れたAl−CVD技術によっ
て、Alをヴィア孔に選択的に堆積させる方法がある。
【0003】このようにAl−CVD技術を用いて下層
Al配線上のヴィア孔部分にAlを選択的に堆積させる
際には、CVD成膜前にAl配線上の自然酸化膜を除去
する必要がある。Al上に自然酸化膜が残っていると、
CVD成膜時に選択堆積が困難になるといった問題や、
ヴィア抵抗増大等の問題が生じるからである。
【0004】このため、従来のAl−CVDによるAl
上への選択堆積方法として、例えば特開平3−2919
20号公報では、CCl4 とCl2 の混合ガス雰囲気中
でAl配線上の自然酸化膜をプラズマエッチングした
後、大気にさらさずにジメチルアルミニウムハイドライ
ド〔(CH3 2 AlH〕を原料としてこのAl配線上
に選択的にAlを堆積させる方法が開示されている。
【0005】しかしながら、前述のようなプラズマエッ
チングの前処理のために、Al配線の表面上にAlの塩
化物が付着し、ヴィア抵抗増大の原因となったり信頼性
減少の原因となるといった問題があった。また、このよ
うな前処理のために塩素を含む堆積物がヴィア孔側壁部
等に付着してしまう。この結果、かかる堆積物から顕著
にAlの成長が生じ、小さい径のヴィア孔では側壁部か
ら成長したAlによってヴィア孔の上部がふさがれ、下
地のAl配線からの成長が止められてしまうことになる
ので、ヴィア孔内を一体のプラグで埋め込むことができ
ず、断線を生じるという問題があった。さらに、層間絶
縁膜の表面上にも前述の前処理によって堆積物が付着し
てしまう。この結果、かかる堆積物上にもAlが堆積し
てしまい、その後にスパッタ法を用いて上層配線用のA
l膜を形成した場合、そのAl膜の膜質を劣化させ、得
られた上層配線についてエレクトロマイグレーション等
の不良原因となるという問題もあった。
【0006】一方、ヴィア孔の底を含め層間絶縁膜の表
面全体にスパッタを用いてTiN等の薄膜を堆積し、こ
のTiN薄膜上にAl−CVD膜を形成する技術があ
る。(特開平4−230025)しかしながら、このよ
うな技術では、ヴィア孔底のTiN薄膜の存在によって
Alプラグの抵抗が増大してしまうといった問題があっ
た。
【0007】そこで、本発明は、微細なヴィア孔に低抵
抗のAlを良好に埋め込み、かつ、上層配線用のAl膜
を良質で平坦なものとできる多層配線構造の形成方法を
提供することを目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る多層配線構造の形成方法は、(a)半
導体基板上方のアルミニウムを含む金属配線上に層間絶
縁膜を被覆する第1工程と、(b)ドライエッチングに
よって、層間絶縁膜中にヴィア孔を形成する第2工程
と、(c)塩素を含むガス雰囲気中でプラズマエッチン
グすることにより、ヴィア孔において金属配線の露出表
面に形成されている酸化アルミニウムを除去する第3工
程と、(d)不活性ガスを用いたプラズマ処理により、
第3工程で層間絶縁膜及び金属配線の表面に生じた塩素
化合物を除去する第4工程と、(e)有機金属ガスを原
料として用いた化学気相堆積法により、ヴィア孔内にア
ルミニウムを堆積する第5工程とを備えることとしてい
る。
【0009】
【作用】上記多層配線構造の形成方法によれば、第3工
程で、ヴィア孔において金属配線の露出表面に形成され
ている酸化アルミニウムを除去するのみならず、第4工
程で、不活性ガスを用いたプラズマ処理により、第3工
程の結果層間絶縁膜及び金属配線の表面に生じた塩素化
合物を除去して清浄化することとしているので、第5工
程にあたって、アルミニウムをヴィア孔底の金属配線の
直上から堆積することができ、ヴィア抵抗の増大といっ
た弊害や、汚染されたヴィア孔側壁からアルミニウムが
著しく成長することによってヴィア孔の上部が塞がれる
といった弊害を十分に抑制できる。また、後に上層配線
用のアルミニウム膜を堆積した場合にも、層間絶縁膜表
面の上記堆積物が有効に除去されているので、堆積され
たアルミニウム膜を良質かつ平坦なものとすることがで
き、このアルミニウム膜から形成された上層配線のエレ
クトロマイグレーション耐性を良好なものとすることが
できる。
【0010】
【実施例】以下、本発明の具体的実施例について図面を
参照しつつ説明する。
【0011】図1に、本発明の一実施例を説明するため
の主要工程を示す。予め、半導体基板2上に、FET等
の各種デバイスを覆うよう下地絶縁膜4が形成されてい
る。この下地絶縁膜4上に、厚さ8000オングストロ
ームの第1層Al合金配線6を形成する。その後、この
第1層Al合金配線6上に、層間絶縁膜として厚さ1μ
mのプラズマ酸化膜8を形成する。次に、このプラズマ
酸化膜8にヴィア孔8aを形成する。具体的には、フォ
トリソグラフィーを用いてプラズマ酸化膜8上にレジス
トパターンを形成し、フッ素系の混合ガスを用いたドラ
イエッチングによりここにヴィア孔8aを開孔し、最後
にレジストパターンを除去する(図1(a))。この
際、ヴィア孔8aの底に露出している第1層Al合金配
線6の表面層には、ヴィア孔形成の工程等に伴って自然
酸化膜6aが形成されている。また、図示していない
が、プラズマ酸化膜8の表層には、ヴィア孔形成の工程
によって変質層が形成されているものと考えられる。
【0012】次に自然酸化膜6aの除去等を目的とし
て、塩素系の混合ガスを用いたプラズマエッチング行う
(図1(b))。この結果、ヴィア孔6a底の自然酸化
膜6a等は十分に除去されるものの、第1層Al合金配
線6の露出表面上にAlの塩化物6bが付着し、さら
に、プラズマ酸化膜8上面、ヴィア孔6a側壁等にCl
を含む堆積物8bが付着してしまう。
【0013】次に、塩化物6bや堆積物8bの除去を目
的として、上記工程と同一真空内で、不活性ガスを用い
たプラズマ処理を10分間行う(図1(c))。この
際、不活性ガスとしてArを用い、圧力を50mTor
rとし、プラズマ電力を0.05mW/cm3 程度とし
た。このプラズマ処理により、第1層Al合金配線6上
の塩化物6bと、プラズマ酸化膜8上及びヴィア孔8a
側壁の堆積物8bとが除去され、プラズマ酸化膜8表面
及びヴィア孔8a内が清浄化される。しかも、かかるプ
ラズマ処理によって、プラズマ酸化膜8の表層部が改質
或いは活性化され、後のAl成膜を容易なものとするこ
とができる。
【0014】次に、基板を大気に晒すことなくCVD室
内に導入し、DMAH(ジメチルアルミニウムハイドラ
イド)とH2 とを用いたCVD法により、ヴィア孔6a
内へのAl成膜を行ってAlプラグを形成するととも
に、プラズマ酸化膜8表面にもAl成膜を行う(図1
(d))。この場合、DMAHはH2 によってバブリン
グさせて供給している。成膜条件は、基板温度が260
℃で、全圧が2.0Torrで、DMAH分圧が3×1
-2Torrで、H2 流量が100SCCMであった。
成膜時間は、プラズマ酸化膜8上のAl膜10の厚みが
0.5μmになるまでとした。このような全面のAl成
膜において、予め塩化物6bと堆積物8bとが完全に除
去されプラズマ酸化膜8の表層部が活性化されているの
で、0.5μm径のヴィア孔8aがボイドなしに完全に
埋め込まれ、かつ、非常に平坦性の良いAl膜10がプ
ラズマ酸化膜8上に形成された。
【0015】その後、このAl膜10を加工して第2層
配線とする。また場合により、このAl膜10上に直接
もしくはTiN膜その他の高融点金属化合物膜、膜高融
点金属膜等を挟んでスパッタAl合金膜を堆積し、この
多層金属膜を所望のパターンに加工して第2層配線とし
てもよい。
【0016】以上のようにして得られたヴィア構造で
は、予めヴィア孔8a底から自然酸化膜8aが除去さ
れ、さらに塩化物6bも除去されているので、ヴィア抵
抗を極めて低くすることができる。実施例の場合、0.
5μm径のヴィア構造においてヴィア抵抗0.2Ω以下
という非常に低い値が得られた。
【0017】以下、図2を参照しつつ従来技術に対応す
る比較例について説明する。図2(a)の工程では、下
地絶縁膜4上に第1層Al合金配線6を形成する。この
第1層Al合金配線6上にプラズマ酸化膜8を形成した
後、ドライエッチングを用いてこのプラズマ酸化膜8に
ヴィア孔8aを形成する。図2(b)の工程では、塩素
系のプラズマエッチングを行い、ヴィア孔8a底の自然
酸化膜6aを除去する。この場合、第1層Al合金配線
6の露出表面上に塩化物6bが付着し、プラズマ酸化膜
8上面等に堆積物8bが付着している。図2(c)の工
程では、DMAHとH2 とを用いたCVD法により、ヴ
ィア孔8a内にAl成膜を行ってAlプラグ9を形成す
る。この工程では、ヴィア孔8a側壁の堆積物8bが成
長核となってヴィア孔8a上部が塞がれてしまい、Al
プラグ9内に空洞9aが生じてここに断線が発生する。
また、プラズマ酸化膜8上にも質の良くないAl膜8c
の堆積が生じる。図2(d)の工程では、スパッタ法を
用いて酸化シリコン膜8の表面全体に第2層Al膜11
を堆積する。この工程では、膜質の悪いAl膜8c上に
第2層Al膜11が堆積されるので、この第2層Al膜
11もその膜質が劣化し、エレクトロマイグレーション
による配線不良の原因となる。
【0018】本発明は、上記実施例に限定されるもので
はない。例えば、堆積条件を適当に設定しヴィア孔8a
内のみにCVD−Al成膜を行い、その後スパッタ法に
よって第2層Al膜を形成するこもできる。
【0019】
【発明の効果】以上説明したように、本発明に係る多層
配線構造の形成方法によれば、第4工程で、不活性ガス
を用いたプラズマ処理により、第3工程で層間絶縁膜及
び金属配線の表面に生じた塩素化合物を除去して清浄化
することとしているので、第5工程にあたって、アルミ
ニウムをヴィア孔底の金属配線の直上から堆積すること
ができ、微細なヴィア孔であっても低抵抗で埋め込むこ
とができる。また、さらに配線用のアルミニウム膜を層
間絶縁膜後上に堆積した場合にも、層間絶縁膜表面の上
記堆積物が有効に除去されているので、堆積されたアル
ミニウム膜を良質かつ平坦なものとすることができ、こ
のアルミニウム膜から形成された上層配線のエレクトロ
マイグレーション耐性を良好なものとすることができ
る。すなわち、本発明の方法により、微細な多層配線構
造の形成が容易になり、その配線間の接続部分において
も良好な電気特性が得られるようになる。したがって、
非常に高い信頼性を持つ多層配線構造を形成することが
できる。
【図面の簡単な説明】
【図1】実施例に係るヴィア孔の埋め込み方法の工程
図。
【図2】比較例の方法の工程図。
【符号の説明】
6…金属配線、6a…酸化アルミニウム、8…層間絶縁
膜、8a…ヴィア孔、6b,8b…塩素化合物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河野 有美子 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上方のアルミニウムを含む金
    属配線上に層間絶縁膜を被覆する第1工程と、 ドライエッチングによって、前記層間絶縁膜中にヴィア
    孔を形成する第2工程と、 塩素を含むガス雰囲気中でプラズマエッチングすること
    により、前記ヴィア孔において前記金属配線の露出表面
    に形成されている酸化アルミニウムを除去する第3工程
    と、 不活性ガスを用いたプラズマ処理により、前記第3工程
    で前記層間絶縁膜及び前記金属配線の表面に生じた塩素
    化合物を除去する第4工程と、 有機金属ガスを原料として用いた化学気相堆積法によ
    り、前記ヴィア孔内にアルミニウムを堆積する第5工程
    と、を備える多層配線構造の形成方法。
JP1007793A 1993-01-25 1993-01-25 多層配線構造の形成方法 Pending JPH06224150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1007793A JPH06224150A (ja) 1993-01-25 1993-01-25 多層配線構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1007793A JPH06224150A (ja) 1993-01-25 1993-01-25 多層配線構造の形成方法

Publications (1)

Publication Number Publication Date
JPH06224150A true JPH06224150A (ja) 1994-08-12

Family

ID=11740298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1007793A Pending JPH06224150A (ja) 1993-01-25 1993-01-25 多層配線構造の形成方法

Country Status (1)

Country Link
JP (1) JPH06224150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458295B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의콘택플러그형성방법
KR20200038854A (ko) 2018-10-04 2020-04-14 도쿄엘렉트론가부시키가이샤 표면 처리 방법 및 처리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458295B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의콘택플러그형성방법
KR20200038854A (ko) 2018-10-04 2020-04-14 도쿄엘렉트론가부시키가이샤 표면 처리 방법 및 처리 시스템

Similar Documents

Publication Publication Date Title
US5572072A (en) Semiconductor device having a multi-layer metallization structure
JP2000183168A (ja) 半導体装置の配線構造及びその形成方法
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JP3133842B2 (ja) 多層配線構造の製造方法
JP3270196B2 (ja) 薄膜形成方法
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH06224150A (ja) 多層配線構造の形成方法
JPH07254642A (ja) 多層配線構造およびその製造方法
JP3628570B2 (ja) タングステン薄膜の形成方法、半導体装置の製造方法
JPH0982798A (ja) 半導体装置およびその製造方法
JPH0714836A (ja) 多層配線構造の半導体装置
JP2954369B2 (ja) 金属配線の形成方法
JPH07169834A (ja) 層間接続孔の埋め込み方法
US6309963B1 (en) Method for manufacturing semiconductor device
JPH06275721A (ja) 薄膜形成方法
JPH07111289A (ja) 半導体装置およびその製造方法
JPH06346240A (ja) 薄膜の形成方法
US6117758A (en) Etch removal of aluminum islands during manufacture of semiconductor device wiring layer
JP2006147895A (ja) 半導体装置の製造方法
JP2943029B2 (ja) 多層配線を形成する半導体装置の製造方法
JPH06196432A (ja) 半導体装置における多層配線構造の形成方法及び当該形成方法により製造された多層配線構造を有する半導体装置
US20060094227A1 (en) Method of forming a contact in a semiconductor device
JP3641488B2 (ja) 多層配線構造の形成方法
JPH06163714A (ja) 多層配線構造の半導体装置及びその製造方法
KR20010108839A (ko) 반도체 소자의 플러그 형성방법