KR970052122A - 웨이퍼상의 폴리실리콘층 형성방법 - Google Patents
웨이퍼상의 폴리실리콘층 형성방법 Download PDFInfo
- Publication number
- KR970052122A KR970052122A KR1019950065639A KR19950065639A KR970052122A KR 970052122 A KR970052122 A KR 970052122A KR 1019950065639 A KR1019950065639 A KR 1019950065639A KR 19950065639 A KR19950065639 A KR 19950065639A KR 970052122 A KR970052122 A KR 970052122A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- polysilicon layer
- power ratio
- inner power
- seconds
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 웨이퍼상의 폴리실리콘층 형성방법을 제공하는 것으로, 웨이퍼상에 폴리실리콘층을 형성할 때 증착온도 및 압력을 변화시키므로써 후속공정의 텅스텐 실리사이드 증착시 파티클의 생성을 억제하여 소자의 수율을 향상시킬 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 웨이퍼상에 폴리실리콘층을 형성한 상태의 단면도.
Claims (5)
- 웨이퍼상의 폴리실리콘층 형성방법에 있어서, 온도를 안정화시키는 안정화 단계와, 상기 단계로부터 인너전력비를 단계적으로 높여가며 폴리실리콘을 증착하는 증착단계와, 상기 단계로부터 챔버내를 정화시키는 정화단계로 이루어지는 것을 특징으로 하는 웨이퍼상의 폴리실리콘층 형성방법.
- 제1항에 있어서, 상기 안정화는 670℃의 온도에서 31 내지 33%의 인너전력비로 40 내지 50초간 실시하는 것을 특징으로 하는 웨이퍼상의 폴리실리콘층 형성방법.
- 제1항에 있어서, 상기 증착단계는 27 내지 29%의 인너전력비로 20 내지 40초간 1차 증착을 하는 단계와, 상기 단계로부터 33 내지 35%의 인너전력비로 10 내지 30초간 2차 증착을 하는 단계와, 상기 단계로부터 39 내지 41%의 인너전력비로 5 내지 15초간 3차증착을 하는 단계로 이루어지는 것을 특징으로 하는 웨이퍼상의 폴리실리콘층 형성방법.
- 제1항에 있어서, 상기 증착단계는 660℃의 온도로 실시하는 것을 특징으로 하는 웨이퍼상의 폴리실리콘층 형성방법.
- 제1항에 있어서, 상기 각 단계에서는 웨이퍼의 상부 및 하부에 2.8SLM의 H2가스가 공급되고, 웨이퍼의 중앙부에는 6.75LM의 H2가스가 공급되는 것을 특징으로 하는 웨이퍼상의 폴리실리콘층 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065639A KR0172538B1 (ko) | 1995-12-29 | 1995-12-29 | 웨이퍼상의 폴리실리콘층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065639A KR0172538B1 (ko) | 1995-12-29 | 1995-12-29 | 웨이퍼상의 폴리실리콘층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052122A true KR970052122A (ko) | 1997-07-29 |
| KR0172538B1 KR0172538B1 (ko) | 1999-03-30 |
Family
ID=19447114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065639A KR0172538B1 (ko) | 1995-12-29 | 1995-12-29 | 웨이퍼상의 폴리실리콘층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172538B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210076331A (ko) | 2019-12-16 | 2021-06-24 | (주)이노팜 | 온실용 개폐기 무단리미트 조절장치 |
-
1995
- 1995-12-29 KR KR1019950065639A patent/KR0172538B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172538B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960030339A (ko) | 반도체장치 및 그 제조공정 | |
| US4892843A (en) | Method of manufacturing a semiconductor device | |
| KR970052233A (ko) | 메탈 콘택 형성방법 | |
| KR970052122A (ko) | 웨이퍼상의 폴리실리콘층 형성방법 | |
| JPH11162875A (ja) | 半導体装置の製造方法 | |
| JP2003086568A (ja) | エッチング方法 | |
| KR940016690A (ko) | 반도체장치의 콘택플러그 형성방법 | |
| KR970053938A (ko) | 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법 | |
| KR970053379A (ko) | 소자 격리영역의 형성방법 | |
| KR960042961A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR970072191A (ko) | 웨이퍼상의 폴리실리콘층 형성방법 | |
| KR970052218A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR970053529A (ko) | 폴리실리콘막 형성방법 | |
| KR970077162A (ko) | 웨이퍼상의 폴리실리콘층 형성방법 | |
| KR960026466A (ko) | 반도체 소자의 폴리사이드층 형성방법 | |
| KR960005798A (ko) | 저저항 콘택을 갖는 비트라인 및 그 제조방법 | |
| KR930003278A (ko) | 완만한 프로화일을 갖는 개구부의 형성방법 | |
| KR910019118A (ko) | 반도체 웨이퍼 상에 규화 티타늄을 형성시키는 공정 집적시스템 | |
| KR970030655A (ko) | 반도체장치의 배선막 형성방법 | |
| KR970053037A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970063565A (ko) | 반도체 장치의 층간 절연막 형성 방법 | |
| KR970053461A (ko) | 반도체 소자 분리막 형성 방법 | |
| KR980005438A (ko) | 도전층 형성 방법 | |
| KR960043046A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970052507A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |