KR910019118A - 반도체 웨이퍼 상에 규화 티타늄을 형성시키는 공정 집적시스템 - Google Patents

반도체 웨이퍼 상에 규화 티타늄을 형성시키는 공정 집적시스템 Download PDF

Info

Publication number
KR910019118A
KR910019118A KR1019910006056A KR910006056A KR910019118A KR 910019118 A KR910019118 A KR 910019118A KR 1019910006056 A KR1019910006056 A KR 1019910006056A KR 910006056 A KR910006056 A KR 910006056A KR 910019118 A KR910019118 A KR 910019118A
Authority
KR
South Korea
Prior art keywords
chamber
wafer
oxygen
annealing
titanium
Prior art date
Application number
KR1019910006056A
Other languages
English (en)
Inventor
눌만 자임
마이단 돈
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR910019118A publication Critical patent/KR910019118A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체 웨이퍼 상에 규화 티타늄을 형성시키는 공정 집적시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 방법을 수행하기에 적합한 장치의 평면도, 제3도는 실리콘 웨이퍼 상에 형성된 규화 티타늄의 부분 수직 단면도.

Claims (10)

  1. 실리콘 반도체 웨이퍼 상에 전도성 규화티타늄층을 형성시키는 방법이 있어서, a) 진공쳄버 내에서 산소 및/또는 산소함유 가스가 없이 상기 웨이퍼 위에 티타늄층을 형성시키는 단계; b) 새로이 형성된 티타늄층을 산소 및/또는 산소함유 가스에 노출시키지 않으면서 티타늄 피복된 웨이퍼를 밀폐된 어닐링챔버로 이동시키는 단계;및 c)웨이퍼 표면에로의 기초 실리콘의 이동을 억제하는, 웨이퍼 표면상에 질화 티타늄 및 규화티타늄층을 형성하기 위해 상기 밀폐된 어닐링쳄버 내에서 질소함유 분위기로 및 산소 및/또는 산소함유 가스가 없이 상기 티타늄 피복된 반도체 웨이퍼를 어닐링시키는 단계로 구성됨을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 웨이퍼를 진공증착챔버와 밀폐된 어닐링챔버에 상호 연결된 밀폐된 중앙챔버를 통해 진공증착챔버로부터 밀폐된 어닐링챔버로 이동시키는 단계를 더 포함함을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 밀폐된 중앙챔버를 약 10-9내지 10-5토르의 압력에 유지시키는 단계를 더 포함함을 특징으로 하는 방법.
  4. 제2항에 있어서, 상기 티타늄 증착단계 전에 실리콘 웨이퍼 표면으로부터 산화물 및 다른 재료를 제거하기 위해 상기 세척된 웨이퍼를 세척챔버 내에서 세척시키는 단계; 및 상기 세척된 웨이퍼를 산소 및 하나 이상의 산소함유 가스에 노출시키지 않으면서 상기 세척된 웨이퍼를 세척챔버 및 진공증착챔버에 상호 연결된 밀폐된 중앙챔버를 통해 세척챔버로부터 진공증착챔버로 이동시키는 단계를 더 포함함을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 세척단계가, NF3, 1-2 탄소불화 탄화수소 및 이들의 혼합물로 이루어지는 그룹으로부터 선택한 약 2내지 500sccm 반응가스 및 약 10 내지 1000sccm 운반가스의 하나 이상의 반응가스를 갖는 가스혼합물을 세척챔버 내로 흘림으로써 세척챔버 내를 고주파 플라즈마로 유지시키고, 상기 플라즈마를 약 1 내지 500초 동안 20 내지 500와트의 전력으로 유지시키면서 상기 가스혼합물을 사용하여 상기 웨이퍼를 세척시키는 단계를 더 포함함을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 어닐링단계가 상기 웨이퍼의 온도를 약15℃/초 내지 150℃/초의 비율로 상승시킴으로써 약 20내지 60초동안 약 600 내지 695℃의 온도에서 제1어닐링단계로 행해짐을 특징으로 하는 방법.
  7. 실리콘 반도체 웨이퍼 상에 규화티타늄을 형성시키는 방법에 있어서 a) 규화티타늄이 형성되어질 하나 이상의 실리콘 영역을 갖는 실리콘 반도체 웨이퍼를 제공하는 단계, b) 고주파 플라즈마 및 하나 이상의 반응가스를 갖는 가스혼합물을 사용하여 상기 웨이퍼를 밀폐된 세척챔버 내에서 세척시키는 단계; c) 상기 세척된 웨이퍼를 상기 진공증착챔버 및 세척챔버에 연결된 밀폐된 중앙챔버를 통해 이동시킴으로써 상기 세척된 웨이퍼를 산소 및/또는 산소함유 가스에 노출시키지 않으면서 진공증착챔버로 이동시키는 단계; d) 산소 및/또는 산소함유 가스가 없이 상기 진공증착챔버 내에서 상기 세척된 웨이퍼 웨이 티타늄층을 형성시키는 단계; e) 상기 웨이퍼를 상기 진공증착챔버 및 밀폐된 어닐링챔버에 상호 연결된 밀폐된 어닐링챔버를 통해 이동시킴으로서 새로이 형성된 티타늄층을 산소 및 또는 산소함유 가스에 노출시키지 않으면서 티타늄 피복된 챔버를 어닐링 챔버로 이동시키는 단계; 및 f)반도체표면에로의 기초 실리콘의 이동을 억제하는, 반도체표면 상에 상기 규화티타늄 및 질화티타늄을 형성하기 위해 상기 어닐링챔버 내 질소함유 분위기로 및 산소 및/또는 산소함유 가스가 없이 상기 티타늄 피복된 실리콘 반도체 웨이퍼를 어닐링시키는 단계로 구성됨을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 세척단계가 약 1내지 500초동안 약 20내지 500와트 전력으로 상기 플라즈마를 유지시키고, 상기 세척챔버를 약 1내지 50밀리토르의 압력 및 약 27내지 200℃의 온도를 유지시키면서, 약2내지 500sccm의 반응가스 및 약10내지 1000sccm의 운반가스의 비율로 NF3, 1-2탄소 불화 탄화수소 및 이들의 혼합물로 이루어지는 그룹으로부터 선택한 하나 이상의 반응가스를 갖는 가스혼합물을 세척챔버로 흘리는 단계를 더 포함함을 특징으로 하는 방법.
  9. 제7항에 있어서, 상기 어닐링단계가 약 100밀리토르 내지 80토르의 압력으로 상기 어닐링 챔버내 질소함유 분위기를 유지시키고 상기 어닐링챔버 내에 약 500 내지 10,000sccm의 비율로 하나 이상의 질소함유 가스를 흘리면서, 약5℃/초 내지 150℃/초의 비율로 상기 웨이퍼의 온도를 상승시킴으로써 약20내지 60초동안 약 650내지 675℃의 어닐링온도에서의 제1단계로 행해짐을 특징으로 하는 방법.
  10. 실리콘 반도체 웨이퍼 상에 규화티타늄을 형성시키는 방법에 있어서, a) 그 위에 규화티타늄이 형성되는 하나 이상의 실리콘 영역을 갖는 실리콘 반도체 웨이퍼를 제공하는 단계; b) 약 1내지 500초동안 약 20내지 500와트의 전력으로 플라즈마를 유지시키고 약27내지 200℃의 온도 및 약1내지 50밀리트로의 압력으로 세척챔버를 유지시키면서, 약 2내지 500sccm의 반응가스 및 약 10내지 1000sccm의 운반가스의 비율로 NF3, 1-2탄소 불화 탄화수소 및 이들의 혼합물로 이루어지는 그룹으로부터 선택한 하나 이상의 반응가스를 갖는 가스혼합물을 세척챔버로 흘림에 의한 하나 이상의 반응가스를 갖는 가스혼합물과 고주파 플라즈마를 사용하여 상기 웨이퍼를 밀폐된 세척챔버 내에서 세척시키는 단계; c) 상기 세척된 웨이퍼를 진공증착챔버 및 세척챔버에 상호 연결된 밀폐된 중앙챔버를 통해 이동시킴으로써 상기 세척된 웨이퍼를 산소 및/또는 산소함유 가스에 노출시키지 않으면서 세척된 웨이퍼를 진공증착챔버로 이동시키는 단계; d) 산소 및/또는 산소함유 가스가 없이 상기 진공증착챔버 내에 세척된 챔버 위에 티타늄층을 형성시키는 단계; e) 티타늄 피복된 웨이퍼를 진공증착챔버 및 밀폐된 어닐링챔버에 상호 연결된 밀폐된 중앙챔버를 통해 이동시킴으로써 새로이 형성된 티타늄층을 산소 및/또는 산소함유 가스에 노출시키지 않으면서 상기 티타늄 피복된 웨이퍼를 어닐링챔버로 이동시키는 단계; 및 f) 웨이퍼 표면 상에 웨이퍼 표면에로의 기초실리콘의 이동을 억제하는 규화티타늄 및 질화티타늄을 형성하기 위해 어닐링챔버내 질소함유 분위기로 및 산소 및/또는 산소함유 가스가 없이 상기 티타늄 피복된 실리콘 반도체 웨이퍼를 어닐링시키는 단계로 구성됨을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910006056A 1990-04-16 1991-04-16 반도체 웨이퍼 상에 규화 티타늄을 형성시키는 공정 집적시스템 KR910019118A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51030790A 1990-04-16 1990-04-16
US07/510,307 1990-04-16

Publications (1)

Publication Number Publication Date
KR910019118A true KR910019118A (ko) 1991-11-30

Family

ID=24030217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006056A KR910019118A (ko) 1990-04-16 1991-04-16 반도체 웨이퍼 상에 규화 티타늄을 형성시키는 공정 집적시스템

Country Status (2)

Country Link
JP (1) JPH04226024A (ko)
KR (1) KR910019118A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692554B2 (ja) * 1993-12-16 1997-12-17 日本電気株式会社 半導体装置の製造方法
US20030086774A1 (en) * 2001-11-07 2003-05-08 Schlumberger Technologies, Inc. System and method for inhibiting motion of semiconductor wafers in a variable-pressure chamber
JP4711766B2 (ja) * 2005-07-22 2011-06-29 シャープ株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233466A (ja) * 1985-08-07 1987-02-13 Hitachi Ltd 半導体装置の製造方法
JPS6321827A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp 半導体製造装置
US4785962A (en) * 1987-04-20 1988-11-22 Applied Materials, Inc. Vacuum chamber slit valve
JPS6477120A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Formation of wiring of semiconductor device
JPH01160010A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH04226024A (ja) 1992-08-14

Similar Documents

Publication Publication Date Title
KR910019113A (ko) 집적 공정 시스템에서 티타늄과 질소함유 가스의 반응에 의해 반도체 웨이퍼상에 질화티타늄을 형성시키는 방법
KR100239608B1 (ko) 반도체 웨이퍼상에 규화 티타늄을 형성시키는 단일 어닐링 방법
KR970008333A (ko) 화학 증착(cvd) 장치로부터 잔류물을 세척하기 위한 방법
US6124158A (en) Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
KR910013466A (ko) 반도체 웨이퍼상에 텅스텐을 선택적으로 증착시키는 방법
KR100725078B1 (ko) 포로젠-함유 물질의 증착에 후속하는 cvd 챔버 세정
WO2018017684A1 (en) Deposition of flowable silicon-containing films
KR920018852A (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기 위한 방법
KR910007089A (ko) 반도체 웨이퍼 처리 장치용 세척 방법
KR910016049A (ko) 반도체 웨이퍼의 스텝된 표면위에 공극이 없는 산화층을 형성시키기 위한 2단계 방법
US6905939B2 (en) Process for forming silicon oxide material
KR20020085487A (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
JPH0729897A (ja) 半導体装置の製造方法
KR960030339A (ko) 반도체장치 및 그 제조공정
CN100550318C (zh) 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
KR940006197A (ko) 반도체장치의 콘택부 형성방법
KR970052233A (ko) 메탈 콘택 형성방법
KR950007021A (ko) 평탄화된 절연막을 갖는 반도체장치
US7569487B2 (en) Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices
JP3046643B2 (ja) 半導体装置の製造方法
Ishihara et al. Laser-assisted chemical vapor deposition of titanium nitride films
KR910019118A (ko) 반도체 웨이퍼 상에 규화 티타늄을 형성시키는 공정 집적시스템
US6551947B1 (en) Method of forming a high quality gate oxide at low temperatures
US5460691A (en) Method of treating surface of semiconductor substrate
Violette et al. On the role of chlorine in selective silicon epitaxy by chemical vapor deposition

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination