JP4711766B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4711766B2 JP4711766B2 JP2005213276A JP2005213276A JP4711766B2 JP 4711766 B2 JP4711766 B2 JP 4711766B2 JP 2005213276 A JP2005213276 A JP 2005213276A JP 2005213276 A JP2005213276 A JP 2005213276A JP 4711766 B2 JP4711766 B2 JP 4711766B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicide film
- titanium
- titanium silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1(a)〜(e)及び図2(c−1)〜(c−3)に、本発明の第1の実施例に係わる半導体装置の製造工程を示す。
図10(C−1)〜(C−3)は、本発明の工程順断面図である。
次に、図10(C−2)に示すように、真空中(本実施例では、1×10-18Torr)、スパッタチャンバーに搬送し、アルゴンガスと、窒素ガスの混合ガス中で窒素ガスの割合は、0.1%〜10%の範囲で、(本実施例では、窒素1%)反応性スパッタ法により、窒化チタン膜208を堆積する。
第1及び第2の実施例では、ゲート電極として、多結晶シリコン膜を堆積し、パターンニングにより形成しているが、多結晶シリコン膜の替わりに非晶質シリコン膜で形成してもよい。この場合、予備真空排気室と、窒素パージされ、露点が−100℃以下に保たれたロードロック室を備えたシリコンLP−CVD装置を用いて形成する。ゲート酸化膜形成直後の半導体ウェハをまず予備真空排気室に入れ、予備真空排気室を10-1Pa程度に真空引きした後、窒素パージされ、露点が−100℃以下に保たれたロードロック室に搬送し、窒素パージによりウェハー表面に吸着しているH2O分子を除去する。次に、ファーネスに搬送し、LPCVD法で、99.9999%以上の純度のSiH4雰囲気中で、50Paの圧力で550℃程度の温度で1500Åの非晶質シリコン膜を成膜している。
第1〜第3の実施例では、通常構造のサリサイドトランジスタの実施例を示しているが、これに限るものでは無い。ゲートサイドウォールスペーサー形成前に、ゲート電極をマスクとして、LDDトランジスタ用の濃度の薄い注入領域を形成してもよい。(例えば、NMOSの場合、燐イオンを、3×1013/cm2程度注入する)また、局所線接合として、燐イオンの替わりに、砒素イオンを1×1014/cm2注入しても良い。(14乗レベルの砒素注入では、ノックオン酸素の影響は、シリサイド化反応に影響しないことが我々の実験で得られている)また、図11(a)〜(b)に示すような、積上拡散層型トランジスタにも本発明は適用できる。まず、図11(a)に示すように、半導体基板301上に、フィールド酸化膜302、活性領域303、ゲート酸化膜304、第1〜第3の実施例と同様にして形成された、酸素濃度が、1×1018個/cm3以下となるような多結晶シリコン膜、もしくは、非晶質シリコン膜、もしくは、多結晶シリコン膜と、非晶質シリコン膜よりなる2層膜により形成された、ゲート電極305、サイドウォールスペーサー306を形成した後に、活性領域に、酸素濃度が、1×1018個/cm3以下となるような単結晶、もしくは、非単結晶シリコン膜を選択的に積み上げ、積み上げシリコン領域307を形成する。選択的に積み上げる方法としては、選択エピタキシャル成長法や、本第1〜第3の実施例に記載の予備真空排気室と、窒素パージされ露点が−100℃以下に保たれたロードロック室を備えたシリコンLP−CVD装置によって、活性領域には、下地シリコン基板の結晶方位を受け継いで、エピタキシャル成長し、シリコン基板が露出していない領域では、多結晶シリコン膜(590℃以上で成膜した場合)もしくは、非晶質シリコン膜(580℃以下で成膜した場合)が堆積するような膜を堆積し、上記多結晶シリコン膜、もしくは、非晶質シリコン膜を選択的にエッチング除去することにより、活性領域に選択的にシリコン膜を積み上げる方法や、上記シリコンLP−CVD装置によって、活性領域には、下地シリコン基板の結晶方位を受け継いで、エピタキシャル成長し、シリコン基板が露出していない領域では、多結晶シリコン膜もしくは、非晶質シリコン膜が堆積するような膜、或るいは、ウェハ全面に多結晶シリコン膜、もしくは、非晶質シリコン膜を堆積した後、化学的機械的研磨法により、ゲート電極上部が露出するまで研磨した後、フィールド領域にて上記多結晶シリコン膜、もしくは、非晶質シリコン膜をパターンニングする方法等がある。
102、202、302、402 フィールド領域
103、203、303 活性領域
104、204、304、403 ゲート酸化膜
105、205、305、404 ゲート電極
106、206、306、405 サイドウォールスペーサー
406 酸化膜
307 積み上げシリコン領域
107、207 自然酸化膜
108、208 窒化チタン膜
209 チタンとシリコンが混じりあった層
109、210、409 TiSi2 C49結晶構造チタンシリサイド膜
110、211、410 窒化チタン膜
111、309、407 ソース、ドレイン領域
112、308、411 TiSi2 C54結晶構造チタンシリサイド膜
408 チタン金属膜
Claims (1)
- ソースおよびドレイン領域に形成された、耐熱性に優れた低抵抗な高融点金属シリサイド膜を有する半導体装置を製造する方法であって、
表面の酸素濃度が1×1018個/cm3以下となるシリコン基板を供給する工程と、
前記シリコン基板上に、前記高融点金属シリサイド膜を形成するための、高融点金属原子を含む膜を堆積する工程と、
シリサイド化反応によって前記高融点金属シリサイド膜を形成する工程とを包含し、
前記高融点金属シリサイド膜は、結晶粒子同士がTiNを介して接触したチタンシリサイドであり、
前記高融点金属シリサイド膜を形成する工程は、前記高融点金属原子が含まれた膜を介するイオン注入により、前記高融点金属シリサイド膜が形成される領域と重なるようソース、ドレイン領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005213276A JP4711766B2 (ja) | 2005-07-22 | 2005-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005213276A JP4711766B2 (ja) | 2005-07-22 | 2005-07-22 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001001043A Division JP3722701B2 (ja) | 2001-01-09 | 2001-01-09 | チタンシリサイドの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340855A JP2005340855A (ja) | 2005-12-08 |
JP4711766B2 true JP4711766B2 (ja) | 2011-06-29 |
Family
ID=35493971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005213276A Expired - Lifetime JP4711766B2 (ja) | 2005-07-22 | 2005-07-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4711766B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6827681B2 (ja) * | 2017-03-24 | 2021-02-10 | 住友重機械工業株式会社 | レーザアニール方法及びレーザアニール装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03292729A (ja) * | 1990-04-10 | 1991-12-24 | Matsushita Electric Ind Co Ltd | スパッタリングターゲットおよび半導体装置の製造方法 |
JPH04226024A (ja) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | 半導体ウェーハ上にケイ化チタンを形成する方法 |
JPH07283217A (ja) * | 1994-04-15 | 1995-10-27 | Sharp Corp | 半導体装置及びその製造方法 |
JP2001223179A (ja) * | 2001-01-09 | 2001-08-17 | Sharp Corp | チタンシリサイドの製造方法 |
-
2005
- 2005-07-22 JP JP2005213276A patent/JP4711766B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03292729A (ja) * | 1990-04-10 | 1991-12-24 | Matsushita Electric Ind Co Ltd | スパッタリングターゲットおよび半導体装置の製造方法 |
JPH04226024A (ja) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | 半導体ウェーハ上にケイ化チタンを形成する方法 |
JPH07283217A (ja) * | 1994-04-15 | 1995-10-27 | Sharp Corp | 半導体装置及びその製造方法 |
JP2001223179A (ja) * | 2001-01-09 | 2001-08-17 | Sharp Corp | チタンシリサイドの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005340855A (ja) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5849634A (en) | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 | |
JP3285934B2 (ja) | 半導体装置の製造方法 | |
JPH0923003A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
US7666786B2 (en) | Methods of fabricating semiconductor devices having a double metal salicide layer | |
US7495293B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2720827B2 (ja) | 半導体装置の製造方法 | |
US8034715B2 (en) | Method of fabricating semiconductor integrated circuit device | |
JPH0969497A (ja) | 半導体装置の製造方法 | |
JPH08250451A (ja) | 半導体装置の製造方法 | |
JP4711766B2 (ja) | 半導体装置の製造方法 | |
JP3203125B2 (ja) | 半導体装置及びその製造方法 | |
US6693001B2 (en) | Process for producing semiconductor integrated circuit device | |
JP3722701B2 (ja) | チタンシリサイドの製造方法 | |
JP3376158B2 (ja) | 半導体装置の製造方法 | |
JPH10199829A (ja) | 半導体装置の製造方法 | |
JP3394083B2 (ja) | 半導体装置及びその製造方法 | |
JP2006114633A (ja) | 半導体装置の製造方法 | |
JPH11195619A (ja) | 半導体装置の製造方法 | |
JP4048179B2 (ja) | 半導体装置の製造方法 | |
KR20030002867A (ko) | 반도체 소자의 제조 방법 | |
JPH0878358A (ja) | 半導体装置の製造方法 | |
KR100510442B1 (ko) | 이중층실리사이드의형성방법및정합실리사이드를구비하는모스트랜지스터 | |
JP3537273B2 (ja) | 半導体装置の製造方法 | |
JP2003022984A (ja) | 半導体装置の製造方法 | |
JP2003224271A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101018 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |
|
EXPY | Cancellation because of completion of term |