KR970052218A - 반도체 소자의 폴리실리콘층 형성방법 - Google Patents

반도체 소자의 폴리실리콘층 형성방법 Download PDF

Info

Publication number
KR970052218A
KR970052218A KR1019950048745A KR19950048745A KR970052218A KR 970052218 A KR970052218 A KR 970052218A KR 1019950048745 A KR1019950048745 A KR 1019950048745A KR 19950048745 A KR19950048745 A KR 19950048745A KR 970052218 A KR970052218 A KR 970052218A
Authority
KR
South Korea
Prior art keywords
semiconductor device
polysilicon layer
heat treatment
silicon layer
amorphous silicon
Prior art date
Application number
KR1019950048745A
Other languages
English (en)
Other versions
KR100217902B1 (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950048745A priority Critical patent/KR100217902B1/ko
Publication of KR970052218A publication Critical patent/KR970052218A/ko
Application granted granted Critical
Publication of KR100217902B1 publication Critical patent/KR100217902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 실리콘기판상에 형성된 비정실 실리콘층을 결정화된 폴리실리콘층으로 변화하는 반도체 소자의 폴리실리콘층을 형성하는 방법을 제공하는 것으로, 상기 비정질 실리콘층이 형성된 상기 실리콘기판을 적은량의 O2가스분위기하에서 열처리하여 비정상적인 그레인을 억제하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 폴리실리콘층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2C도는 본 발명에 따른 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 소자의 단면도.

Claims (7)

  1. 반도체 소자의 폴리실리콘층 형성방법. 실리콘기판상에 비정질 실리콘층을 형성하는 단계와, 상기 단계로부터 상기 실리콘기판상에 형성된 비정질 실리콘층을 소정의 가스분위기하에서 열처리 공정을 실시하는 단계와, 상기 단계로부터 상기 실리콘기판상의 소정부분에 폴리실리콘층을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
  2. 제1항에 있어서, 상기 비정질의 실리콘층은 SiH4가스분위기하에서 480 내지 530℃의 온도로 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
  3. 제2항에 있어서, 상기 SiH4가스량은 튜브의 일측에 50 내지 70SCCM을 공급하고, 상기 튜브의 타측에 130 내지 150SCCM을 공급하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
  4. 제1항에 있어서, 상기 열처리공정은 620 내지 650℃의 온도로 실시하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
  5. 제1항에 있어서, 상기 열처리공정은 3내지 4시간동안 실시하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
  6. 제1항에 있어서, 상기 열처리공정은 O2가스로 실시하는 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
  7. 제6항에 있어서, 상기 O2가스량은 300 내지 500SCCM인 것을 특징으로 하는 반도체 소자의 폴리실리콘 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048745A 1995-12-12 1995-12-12 반도체 소자의 폴리실리콘층 형성방법 KR100217902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048745A KR100217902B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 폴리실리콘층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048745A KR100217902B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 폴리실리콘층 형성방법

Publications (2)

Publication Number Publication Date
KR970052218A true KR970052218A (ko) 1997-07-29
KR100217902B1 KR100217902B1 (ko) 1999-09-01

Family

ID=19439280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048745A KR100217902B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 폴리실리콘층 형성방법

Country Status (1)

Country Link
KR (1) KR100217902B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940377B1 (ko) * 2004-03-31 2010-02-02 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507381B1 (ko) * 2014-02-26 2015-03-30 주식회사 유진테크 폴리실리콘 막의 성막 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940377B1 (ko) * 2004-03-31 2010-02-02 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체

Also Published As

Publication number Publication date
KR100217902B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR930018648A (ko) 반도체 장치 제조방법
KR950021138A (ko) 반도체 장치의 제조 방법
KR970052218A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR970053484A (ko) 반도체 소자의 아이솔레이션 방법
KR970077673A (ko) 반도체 소자에 일체화된 커패시터를 형성하기 위한 공정
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR960005863A (ko) 반도체 소자의 질화막 형성방법
KR970052934A (ko) 폴리실리콘막 형성 방법
KR960042140A (ko) 액정기판의 다결정실리콘층 제조방법
KR970052304A (ko) 반도체 소자의 전하저장 전극 형성 방법
KR970054242A (ko) 반도체 소자의 제조방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR100223275B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
KR940021758A (ko) 텅스텐 박막의 증착 방법
KR0139574B1 (ko) 박막트랜지스터의 채널 폴리실리콘막 형성방법
KR970052936A (ko) 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법
KR980005666A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR970016837A (ko) 노광장치에 적용되는 얼라인먼트의 개선방법
KR970013219A (ko) 반도체 소자의 베리어 금속층 형성방법
KR960026176A (ko) 반도체 소자의 게이트전극 형성방법
KR950034671A (ko) 질소분위기 고온 열처리에 의한 분리영역 형성방법
KR980005454A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970052293A (ko) 반도체 소자의 도전배선 형성방법
KR970052572A (ko) 도핑된 폴리 실리콘막의 형성방법
KR970052921A (ko) 반도체 소자의 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080519

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee