KR970052936A - 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법 - Google Patents

반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법 Download PDF

Info

Publication number
KR970052936A
KR970052936A KR1019950051474A KR19950051474A KR970052936A KR 970052936 A KR970052936 A KR 970052936A KR 1019950051474 A KR1019950051474 A KR 1019950051474A KR 19950051474 A KR19950051474 A KR 19950051474A KR 970052936 A KR970052936 A KR 970052936A
Authority
KR
South Korea
Prior art keywords
heat treatment
metal wiring
manufacturing process
multiple heat
semiconductor manufacturing
Prior art date
Application number
KR1019950051474A
Other languages
English (en)
Other versions
KR0170478B1 (ko
Inventor
주철원
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950051474A priority Critical patent/KR0170478B1/ko
Publication of KR970052936A publication Critical patent/KR970052936A/ko
Application granted granted Critical
Publication of KR0170478B1 publication Critical patent/KR0170478B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 반도체 제조공정에서 증착된 금속막에 대해 다중열처리를 수행하여 금속배선이 받는 스트레스를 완화시킴으로써, 금속 배선의 수명을 연장시킬 수 있는 금속배선의 형성방법에 관한 것이다.
본 발명의 금속 선 형성방법은, 반도체 소자 제조공정에서 실리콘 기판 위에 산화막을 성장시키고 금속막을 증착시킨 후 열처리에 의해 금속 배선을 형성하는 방법에 있어서, 상기한 금속막을 1차 열처리온도(T1)인 420~460℃에서 1차 열처리한 후, 상기한 1차 열처리온도(T1)보다 낮은 열처리 온도 (T2) 에서 2차 이상의 다중 열처리를 수행하는 것을 특징으로 한다.

Description

반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 금속배선 형성공정에 대한 전체적인 공정도.

Claims (2)

  1. 반도체 소자 제조공정에서 실리콘 기판 위에 산화막을 성장시키고 금속막을 증착시킨 후 열처리에 의해 금속배선을 형성하는 방법에 있어서, 상기한 금속막을 1차 열처리온도(T1)인 420~460℃ 에서 1차 열처리한 후, 상기한 1차 열처리 온도(T1)보다 낮은 열처리 온도 (T2)에서 2차 이상의 다중 열처리를 수행하는 것을 특징으로 하는 금속배선의 형성방법.
  2. 제 1항에 있어서, 상기한 열처리온도(T2)는 150~180℃인 것을 특징으로 하는 금속배선의 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051474A 1995-12-18 1995-12-18 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법 KR0170478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051474A KR0170478B1 (ko) 1995-12-18 1995-12-18 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051474A KR0170478B1 (ko) 1995-12-18 1995-12-18 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법

Publications (2)

Publication Number Publication Date
KR970052936A true KR970052936A (ko) 1997-07-29
KR0170478B1 KR0170478B1 (ko) 1999-03-30

Family

ID=19441075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051474A KR0170478B1 (ko) 1995-12-18 1995-12-18 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법

Country Status (1)

Country Link
KR (1) KR0170478B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068279A (ko) 2018-12-05 2020-06-15 경북대학교 산학협력단 국부 항복 전류를 이용한 선택적 열처리 방법 및 국부 항복 전류를 이용한 선택적 열처리용 프로브카드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068279A (ko) 2018-12-05 2020-06-15 경북대학교 산학협력단 국부 항복 전류를 이용한 선택적 열처리 방법 및 국부 항복 전류를 이용한 선택적 열처리용 프로브카드

Also Published As

Publication number Publication date
KR0170478B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
KR950009926A (ko) 반도체 소자의 금속배선 형성방법
KR970052936A (ko) 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법
KR960026637A (ko) 반도체 소자 제조 방법
KR950027943A (ko) 반도체 소자의 전극 형성방법
KR940016506A (ko) 반도체 소자의 금속배선 제조 방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR910001892A (ko) 포스퍼러스 도우프드 산화물 플로우 공정방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR960026263A (ko) 반도체 소자의 금속층 형성방법
KR900002449A (ko) 반도체 소자의 콘택 배선방법
KR950021077A (ko) 실리사이드 플러그 형성방법
KR930011111A (ko) 티타늄 실리사이드를 이용한 콘택제조방법
KR970052432A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970052218A (ko) 반도체 소자의 폴리실리콘층 형성방법
SU1393233A1 (ru) Способ изготовления интегральных схем
KR940021758A (ko) 텅스텐 박막의 증착 방법
KR970052934A (ko) 폴리실리콘막 형성 방법
KR950034693A (ko) 반도체 다층박막 금속배선 형성방법
KR960001185A (ko) 다이아몬드 박막의 내부응력 조절방법
KR950009930A (ko) 반도체 소자의 금속배선 형성방법
KR950034484A (ko) 반도체장치의 제조방법
KR970052801A (ko) 게이트 산화막 형성방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR970003470A (ko) 실리콘 전극의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070919

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee