KR970052801A - 게이트 산화막 형성방법 - Google Patents

게이트 산화막 형성방법 Download PDF

Info

Publication number
KR970052801A
KR970052801A KR1019950050487A KR19950050487A KR970052801A KR 970052801 A KR970052801 A KR 970052801A KR 1019950050487 A KR1019950050487 A KR 1019950050487A KR 19950050487 A KR19950050487 A KR 19950050487A KR 970052801 A KR970052801 A KR 970052801A
Authority
KR
South Korea
Prior art keywords
oxide film
nitride oxide
forming
silicon substrate
gate oxide
Prior art date
Application number
KR1019950050487A
Other languages
English (en)
Other versions
KR100214264B1 (ko
Inventor
주문석
이석규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050487A priority Critical patent/KR100214264B1/ko
Publication of KR970052801A publication Critical patent/KR970052801A/ko
Application granted granted Critical
Publication of KR100214264B1 publication Critical patent/KR100214264B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 게이트 절연막 형성방법에 관한 것으로, 산화막 양쪽 계면의 경도가 크면서 산화막 벌크의 신뢰도가 높은 게이트 산화막을 제조하기 위하여 실리콘 기판 표면에 N2O에 의해 제1질화 산화막을 형성하고 수 % NH3를 N2O분위기속에서 흘러 보내어 상기 제1질화 산화막과 실리콘 기판의 계면에 제2질화 산화막을 형성하고, N2O에 의한 어닐 공정을 실시하여 상기 실리콘 기판과 제2질화 산화막의 계면에 제3질화 산화막을 형성하는 것이다.

Description

게이트 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명의 실시에에 의해 게이트 산화막을 형성하는 단계를 도시한 단면도.

Claims (6)

  1. 게이트 절연막 형성방법에 있어서, 실리콘 기판 표면에 N2O에 의해 제1질화 산화막을 형성하는 단계와, 수 % NH3를 N2O 분위기속으로 흘러 보내어 상기 제1질화 산화막과 실리콘 기판의 계면에 제2질화 산화막을 형성하는 단계와, N2O에 의한 어닐 공정을 실시하여 상기 실리콘 기판과 제2질화 산화막의 계면에 제3질화 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 게이트 산화막 형성방법.
  2. 제1항에 있어서, 상기 제1질화산화막은 상압이나 상압에 가까운 수백 Torr에서 공정을 진행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  3. 제1항에 있어서, 상기 제1질화 산화막은 10Å정도 성장시키는 것을 특징으로 하는 게이트 산화막 형성방법.
  4. 제1항에 있어서, 상기 제2질화 산화막은 압력을 수십 Torr정도로 내려서 공정을 실시하는 것을 특징으로 하는 게이트 산화막 형성방법.
  5. 제1항에 있어서, 상기 제3질화 산화막은 압력을 다시 상압으로 올려서 공정을 진행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  6. 게이트 산화막 형성방법에 있어서, 실리콘 기판 표면에 N2O에 의해 제1질화 산화막을 형성하는 단계와, 수 % NH3를 N2O분위기속으로 흘러 보내어 제2질화산화막을 형성하는 단계와, N2O에 의한 어닐 공정을 실시하여 제3질화 산화막을 형성하는 단계와, 실리콘 기판 표면에 N2O에 의해 제4질화 산화막을 형성하는 단계와, 수 % NH3를 N2O분위기속으로 흘러 보내어 제5질화 산화막을 형성하는 단계와, N2O에 의한 어닐 공정을 실시하여 제6질화 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 게이트 산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050487A 1995-12-15 1995-12-15 게이트 산화막 형성방법 KR100214264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050487A KR100214264B1 (ko) 1995-12-15 1995-12-15 게이트 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050487A KR100214264B1 (ko) 1995-12-15 1995-12-15 게이트 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970052801A true KR970052801A (ko) 1997-07-29
KR100214264B1 KR100214264B1 (ko) 1999-08-02

Family

ID=19440463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050487A KR100214264B1 (ko) 1995-12-15 1995-12-15 게이트 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100214264B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001763A (ko) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455737B1 (ko) * 1998-12-30 2005-04-19 주식회사 하이닉스반도체 반도체소자의게이트산화막형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001763A (ko) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR100214264B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR940006197A (ko) 반도체장치의 콘택부 형성방법
KR940001322A (ko) 반도체 장치의 제조방법
KR970052801A (ko) 게이트 산화막 형성방법
WO2003050853A3 (en) A method of forming a silicon nitride layer on a substrate
KR960032776A (ko) 박막 트랜지스터 및 그 제조방법
KR970003719A (ko) 반도체소자의 제조방법
KR960015806A (ko) 반도체 소자의 제조방법
KR960002705A (ko) 반도체 소자의 게이트 절연막 제조방법
KR970003470A (ko) 실리콘 전극의 제조 방법
JPS6442867A (en) Mis-type nonvolatile memory and manufacture thereof
KR980005830A (ko) 반도체 소자의 필드 산화막 형성방법
KR940007975A (ko) 박막 트랜지스터의 채널폴리 제조방법
KR970052837A (ko) 반도체 장치의 질화막 형성방법
KR100305201B1 (ko) 반도체소자의게이트절연막형성방법
JPS61290771A (ja) 半導体記憶装置の製造方法
KR970023837A (ko) 게이트 절연막의 제조 방법
KR950034595A (ko) 반도체 소자의 산화막 형성방법
KR950007037A (ko) 반도체 소자의 게이트 절연막 제조방법
KR930003327A (ko) 게이트 산화막 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR970052916A (ko) 선택적 텅스텐 질화박막을 이용한 반도체 소자의 제조방법
KR950028000A (ko) 반도체 소자의 질화막 형성방법
KR890005881A (ko) 비결정 실리콘의 박막필름 트랜지스터 제조방법
KR950004485A (ko) 유전체막 형성방법
KR940022186A (ko) 반사방지층과 폴리사이드막의 비등방성 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee