KR960002705A - 반도체 소자의 게이트 절연막 제조방법 - Google Patents

반도체 소자의 게이트 절연막 제조방법 Download PDF

Info

Publication number
KR960002705A
KR960002705A KR1019940012581A KR19940012581A KR960002705A KR 960002705 A KR960002705 A KR 960002705A KR 1019940012581 A KR1019940012581 A KR 1019940012581A KR 19940012581 A KR19940012581 A KR 19940012581A KR 960002705 A KR960002705 A KR 960002705A
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
semiconductor device
manufacturing
oxide film
Prior art date
Application number
KR1019940012581A
Other languages
English (en)
Other versions
KR0147432B1 (ko
Inventor
주문식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940012581A priority Critical patent/KR0147432B1/ko
Publication of KR960002705A publication Critical patent/KR960002705A/ko
Application granted granted Critical
Publication of KR0147432B1 publication Critical patent/KR0147432B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 소자의 게이트 절연막 제조방법에 있어서, 반도체 기판에 산화막을 형성하는 단계; 사기 산화막을 50Torr NO 분위기 하에서 질화시켜 게이트 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 절연막 제조방법에 관한 것으로, 산화막의 질화시 NO 개스내의 N

Description

반도체 소자의 게이트 절연막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 NO압력에 따른 Gm(채널에서 캐리어 이동도) 최대값의 변화양상을 나타내는 그래프,
제2도는 NO 압력에 따른 열전자 스트레스에 대한 트랜지스터 수명의 변화양상을 나타내는 그래프.

Claims (4)

  1. 반도체 소자의 게이트 절연막 제조방법에 있어서, 반도체 기판에 산화막을 형성하는 단계; 상기 산화막을 질화시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 절연막 제조방법.
  2. 제1항에 있어서, 상기 산화막을 질화시키는 단계는 10Torr 내지 500Torr의 NO 분위기하에서 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 절연막 제조방법.
  3. 반도체 소자의 게이트 절연막 제조방법에 있어서, 반도체 기판에 질화산화막을 형성하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 제조방법.
  4. 제3항에 있어서, 상기 질화산화막은 10Torr 내지 500Torr의 NO분위기 하에서 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 절연막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940012581A 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법 KR0147432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940012581A KR0147432B1 (ko) 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012581A KR0147432B1 (ko) 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR960002705A true KR960002705A (ko) 1996-01-26
KR0147432B1 KR0147432B1 (ko) 1998-11-02

Family

ID=19384669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012581A KR0147432B1 (ko) 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR0147432B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
KR20030052834A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR0147432B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
KR900002316A (ko) 반도체장치의 제조방법
KR960002705A (ko) 반도체 소자의 게이트 절연막 제조방법
KR970003811A (ko) 반도체 소자분리막 형성 방법
KR900017091A (ko) 반도체장치 및 그 제조방법
KR890005893A (ko) 반도체장치의 제조방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR970052801A (ko) 게이트 산화막 형성방법
KR960017940A (ko) 폴리실리콘 전도막 형성 방법
KR980005455A (ko) 반도체 소자의 게이트 전극 형성 방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR960012321A (ko) 반도체 소자의 게이트 전극 형성방법
KR920015483A (ko) 절연막의 제조방법
KR970053053A (ko) 모스트랜지스터 제조 방법
KR980005830A (ko) 반도체 소자의 필드 산화막 형성방법
KR970015797A (ko) 반도체 소자의 게이트 산화막 제조 방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR920015592A (ko) Ldd구조의 트랜지스터 제조방법
KR950024332A (ko) 반도체 소자의 제조방법
KR980005878A (ko) 반도체 장치의 모스트랜지스터 제조방법
KR960002813A (ko) 반도체 트랜지스터 제조 방법
KR970052837A (ko) 반도체 장치의 질화막 형성방법
KR940016541A (ko) 텅스텐 폴리사이드 게이트(tungsten polycide gate)에서 수소 분위기(in low pressure tube)에서의 열처리(annealing)를 통한 불소(fluorine) 제거 방법
KR970052915A (ko) 반도체 소자의 질화 산화막 형성방법
KR970023704A (ko) 반도체 소자의 접촉창 형성방법
KR920013775A (ko) 트랜치 사용 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee