KR0147432B1 - 반도체 소자의 게이트 절연막 형성방법 - Google Patents

반도체 소자의 게이트 절연막 형성방법

Info

Publication number
KR0147432B1
KR0147432B1 KR1019940012581A KR19940012581A KR0147432B1 KR 0147432 B1 KR0147432 B1 KR 0147432B1 KR 1019940012581 A KR1019940012581 A KR 1019940012581A KR 19940012581 A KR19940012581 A KR 19940012581A KR 0147432 B1 KR0147432 B1 KR 0147432B1
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
oxide film
semiconductor device
forming
Prior art date
Application number
KR1019940012581A
Other languages
English (en)
Other versions
KR960002705A (ko
Inventor
주문식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940012581A priority Critical patent/KR0147432B1/ko
Publication of KR960002705A publication Critical patent/KR960002705A/ko
Application granted granted Critical
Publication of KR0147432B1 publication Critical patent/KR0147432B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 소자의 게이트 절연막 제조방법에 있어서, 반도체 기판에 산화막을 형성하는 단계; 상기 산화막을 50Torr N2O 분위기 하에서 질화시켜 게이트 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 절연막 제조방법에 관한 것으로, 산화막의 질화시 N2O 개스내의 N2가 스트레스에 의해 형성된 불완전한 Si-O 결합구조와 효과적으로 결합함으로써 게이트 절연막내로의 불순물 확산의 감소 및 소자의 신뢰성 증대의 효과를 얻을 수 있다는 장점을 가지는 게이트 절연막 제조방법이다.

Description

반도체 소자의 게이트 절연막 형성방법
제1도는 N2O 압력에 따른 Gm(채널에서 캐리어 이동도) 최대값의 변화 양상을 나타내는 그래프.
제2도는 N2O 압력에 따른 트랜지스터 수명의 변화 양상을 나타내는 그래프.
본 발명은 반도체 소자의 게이트 절연막 형성방법에 관한 것이다.
일반적으로, 가장 널리 쓰이는 반도체 소자 구조중의 하나는 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS) 트랜지스터이며, 이 소자의 채널(channel) 전류는 채널로부터 절연체에 의하여 분리된 게이트전극에 인가된 전압으로 제어된다. 이 때 소자의 대부분이 반도체로서는 실리콘(Si) 기판을, 절연체에는 산화막(SiO2)을, 그리고 게이트전극에는 Al과 같은 금속이나 폴리실리콘, 또는 실리사이드를 이용해서 제조하는 MOS(Metal-Oxide-Silicon) 구조가 많이 사용되어 왔다.
종래에는 반도체 소자의 게이트 절연막으로서 열산화막을 주로 이용해 왔으며, 이 방법은 실리콘 기판 상에 자연산화막을 제거한 후 습식산화공정으로 열산화막을 형성하는 방법이다.
그러나, 상기 열산화막은 산화막 성장시 계면에 많은 양의 스트레스(stress)를 발생시켜 산화막 계면과 기판에 미결합 Si-O 구조나 스트레인(strain)된 Si-O의 구조를 형성시킨다. 이때 이러한 결합구조는 핫 캐리어(hot carrier) 스트레스 및 F-N(Fowler-Nordheim) 스트레스에 의해 쉽게 결합이 깨져 소자의 신뢰성을 감소시킨다. 또한, 반도체 소자가 고집적화 됨에 따라 열산화막의 두께가 점차 얇아지게 되어 불순물이 게이트 열산화막으로 쉽게 확산되는 등의 많은 문제점을 초래해 왔었다.
한편, 이러한 문제를 개선하기 위하여 종래에는 게이트산화막으로서 열산화막을 성장시킨 후, 이 산화막을 N2O 분위기하에서 어닐링(annealing)하여 질화산화막이 형성하는 방법이 제시되고 있는데, 이때 산화막 내에 확산에 의해 도입된 질소원자는 실리콘 산화막과 실리콘기판 계면에 축적되고 열산화막 성장시 유발된 스트레스에 의해 미결합 Si-O 결합이나 스트레인된 Si-O 결합 등과 결합하여 없애준다.
그러나, 질소원자를 다량으로 도입시키면 불순물의 확산을 막을 수 있지만 Gm(채널에서의 캐리어 이동도) 최대치의 감소 등 소자의 특성을 저하시키게 된다.
따라서, 본 발명은 게이트 절연막으로서 산화막 형성 후 이 산화막을 질화시키기 위한 어닐링을 실시함에 있어, 소자의 특성을 저하시키지 않을 뿐 아니라 신뢰성을 향상시킬 수 있는 적당량의 질소 도입을 위한 가장 최적의 공정 조건, 특히 최적의 N2O 압력 조건에서 어닐링을 수행하는 게이트 절연막 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 게이트 절연막 형성방법은, 반도체 기판 상에 산화막을 형성하는 단계; 및 상기 산화막을 실질적인 900℃의 온도와 실질적인 50Torr의 압력 및 N2O 분위기에서 어닐링하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 제1도 및 제2도를 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하면 다음과 같다.
제1도는 질화조건(N2O 압력)에 따른 Gm의 최대치(이하 Gm, max라 칭함)의 변화양상을 나타내는 그래프이고, 제2도는 실리콘 기판으로 흐르는 전류에 대한 트랜지스터 수명(life time)의 변화양상을 나타내는 그래프로서, Leff는 게이트의 실효길이, W는 게이트의 폭, Cox는 게이트 절연막의 두께를 각각 나타낸다.
먼저, 실리콘 기판 상에 습식산화 공정으로 열산화막을 100Å 형성한 후 전체구조 상부에 약 900℃, 약 50Torr의 N2O 분위기에서 1시간 동안 어닐링하여 상기 열산화막을 질화시켜 게이트 절연막으로 사용될 질화산화막을 형성한다. 여기서, 도면 제1도에 도시된 바와 같이 N2O의 압력에 따라 Gm, max의 감소가 50Torr에서 1시간 동안 단지 10% 밖에 감소가 일어나지 않았으며, 소자의 핫 캐리어 스트레스에 대한 트랜지스터 수명향상은 상기 같은 압력하에서 도면 제2도와 같이 2오더(order) 이상 향상되었다. 그러나 1Torr 내지 10Torr에서는 열산화막에 비해 Gm, max 감소는 발생하지 않았으나, 트랜지스터의 수명 향상 또한 발생하지 않았다.
결국, Gm, max의 감소는 거의 없으면서 산화막내의 질소량 조절이 용이하고 소자의 신뢰성을 향상시킬 수 있는 최적의 N2O의 압력 조건은 50Torr임을 알 수 있다.
한편, 실리콘 기판 상에 상기 일실시예와는 달리 열산화막의 성장없이 저압 N2O 분위기에서 게이트 절연막으로 사용될 질화산화막을 형성할 수 있으며, 상기 절연막 제조방법은 터널(tunnel) 산화막과 같은 얇은 산화막을 필요로 하는 소자에도 이용될 수 있다.
본 발명은 50Torr N2O 분위기에서 적당량의 질소 도입을 유도하여 불순물의 확산방지 및 불완전한 Si-O 결합을 효과적으로 없애주므로서 소자의 수명(Life Time)을 2오더(order) 이상 증가시키는 등, 소자의 신뢰성을 증가시키는 효과가 있다.

Claims (3)

  1. 반도체 기판 상에 산화막을 형성하는 단계; 및 상기 산화막을 실질적으로 900℃의 온도와 실질적으로 50Torr의 압력 및 N2O 분위기에서 어닐링하는 단계를 포함하여 이루어진 반도체 소자의 게이트 절연막 형성방법.
  2. 제2항에 있어서, 상기 산화막을 열산화 공정에 의해 실질적으로 100Å 두께로 형성하는 반도체 소자의 게이트 절연막 형성방법.
  3. 제2항 또는 제3항에 있어서, 상기 어닐링을 실질적으로 1시간 동안 실시하는 반도체 소자의 게이트 절연막 형성방법.
KR1019940012581A 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법 KR0147432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940012581A KR0147432B1 (ko) 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012581A KR0147432B1 (ko) 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR960002705A KR960002705A (ko) 1996-01-26
KR0147432B1 true KR0147432B1 (ko) 1998-11-02

Family

ID=19384669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012581A KR0147432B1 (ko) 1994-06-03 1994-06-03 반도체 소자의 게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR0147432B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052834A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자 제조 방법
KR100514131B1 (ko) * 1998-06-30 2005-09-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법과 제조 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514131B1 (ko) * 1998-06-30 2005-09-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법과 제조 장치
KR20030052834A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR960002705A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US7459758B2 (en) Transistor structure and method for making same
US7504700B2 (en) Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
JP2001502115A (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
US7544561B2 (en) Electron mobility enhancement for MOS devices with nitrided polysilicon re-oxidation
US20080233692A1 (en) Method and System for Forming a Controllable Gate Oxide
US6803330B2 (en) Method for growing ultra thin nitrided oxide
JP3593340B2 (ja) 集積回路デバイスの製造方法
KR100788361B1 (ko) 모스펫 소자의 형성 방법
JP3558565B2 (ja) 不揮発性半導体装置の製造方法
US6432786B2 (en) Method of forming a gate oxide layer with an improved ability to resist the process damage
KR0147432B1 (ko) 반도체 소자의 게이트 절연막 형성방법
JP2001093903A (ja) 半導体装置及びその製造方法
US20070210421A1 (en) Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer
JPH07335876A (ja) ゲート絶縁膜の形成方法
US20060094259A1 (en) Forming gas anneal process for high dielectric constant gate dielectrics in a semiconductor fabrication process
JP7331683B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置
JPH07142707A (ja) Ｍｏｓトランジスタの製造方法
JPH06209009A (ja) 半導体素子のゲート絶縁膜形成方法
JP2005005556A (ja) 半導体装置及びその製造方法
KR970009864B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JP2924069B2 (ja) Ｍｉｓ型半導体装置の製造方法
US7494879B2 (en) Method for forming a gate insulating layer of a semiconductor device
JPS61290771A (ja) 半導体記憶装置の製造方法
JPS60158669A (ja) 半導体装置
KR980005825A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee