KR100305201B1 - 반도체소자의게이트절연막형성방법 - Google Patents

반도체소자의게이트절연막형성방법 Download PDF

Info

Publication number
KR100305201B1
KR100305201B1 KR1019940039480A KR19940039480A KR100305201B1 KR 100305201 B1 KR100305201 B1 KR 100305201B1 KR 1019940039480 A KR1019940039480 A KR 1019940039480A KR 19940039480 A KR19940039480 A KR 19940039480A KR 100305201 B1 KR100305201 B1 KR 100305201B1
Authority
KR
South Korea
Prior art keywords
gate insulating
layer
insulating layer
oxide film
semiconductor device
Prior art date
Application number
KR1019940039480A
Other languages
English (en)
Other versions
KR960026363A (ko
Inventor
주문식
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940039480A priority Critical patent/KR100305201B1/ko
Publication of KR960026363A publication Critical patent/KR960026363A/ko
Application granted granted Critical
Publication of KR100305201B1 publication Critical patent/KR100305201B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 질화산화막 형성 시 N2O에 수% 내지 수십% 정도의 TCL를 혼합하고, 이때 생성된 H2O와 Cl2를 이용하여 성장속도를 증가시키고, 금속 이온을 게터링(gettering)함으로써 질화산화막의 특성을 향상시킬 수 있는 게이트 절연막 형성방법에 관한 것이다.

Description

반도체 소자의 게이트 절연막 형성 방법
본 발명은 반도체 소자의 게이트 절연막 형성방법에 관한 것으로, 특히 질화산화막을 형성하는 방법에 관한 것이다.
일반적으로, 반도체 소자의 게이트 전극 하부에는 게이트 절연막이 형성되는데, 이러한 절연막은 산화막 또는 신뢰성이 우수한 질화산화막으로 형성된다.
종래의 질화산화막 형성은 주로 N2O 분위기에서 이루어지므로 실리콘과의 계면에만 나이트로겐(Nitrogen)이 축적(Pile-up)된다. 이러한 나이트로겐은 02등에 대한 블로킹(Blocking) 역할을 하므로 질화산화막이 잘 자라지 않는 셀프 리미팅(self-limitting) 현상이 발생한다. 셀프 리미팅 현상 때문에 40Å 이상의 게이트 질화산화막을 성장시켜야 할 때 900℃ 이상의 고온 공정이 필요해진다. 그러므로 열 버지트(Budget)의 증대를 가져와 소자의 공정마진이 줄드는 단점이 있다. 또한, 실리콘과의 계면에서의 나이트로겐 축적현상은 벌크(Bulk) 산화막의 특성을 저하시키게 된다.
따라서, 본 발명은 질화산화막 형성 시 N2O에 수% 내지 수십% 정도의 TLC를 혼합하고, 이때 생성된 H2O와 Cl2를 이용하여 성장속도를 증가시키고, 금속이온을 게터링(gettering)함으로써 질화산화막의 특성을 향상시켜 상기한 단점을 해소할 수 있는 게이트 절연막 형성방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 게이트 절연막으로 사용되는 질화산화막을 형성하기 위해 N2O에 TLC, TCA 또는 HCl을 혼합하여 사용하는 것을 특징으로 한다.
제1도는 본 발명에 따른 반도체 소자의 게이트 절연막 형성방법을 설명하기 위한 단면도.
제2도는 제1도의 공정을 실시하기 위한 튜브의 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드 산화막
3 : 질화산화막 4 : 튜브
5 : TCL 8 : N2O
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명에 따른 게이트 절연막을 설명하기 위한 단면도이다.
실리콘 기판(1) 상에 소자간의 분리를 위한 필드 산화막(2)이 형성된다. 그후 상기 실리콘 기판(1) 상에 게이트 절연막으로 사용될 질화산화막(3)이 형성되는데 질화산화막 성장공정을 제2도를 참조하여 설명하기로 한다.
튜브(1)내에서 N2O(8) 및 디크로로에칠렌(Dichloroethylene: TLC, 5)이 혼합되게 하면 다음 반응식이 얻어진다.
7N20 + TLC(C2H2Cl2) → 7N2+ O2+ 2C02+ H2O + Cl2
이때 발생한 H2O양은 TLC(5)의 양에 의해 달라지는데 H2O의 양이 많아질수록 성장속도가 증가하게 된다. 또한 H2O에 의해 Si-0 결합(bond)이 빨라지게 되어 나이트로겐이 산화막 전체에 분포되므로 질화산화막의 특성이 향상된다. 더욱이 Cl2에 의해 질화산화막내의 금속이온이 게터링되므로 반도체 소자의 특성이 향상된다 한편, 상기 튜브 내에서 질화산화막 성장공정시 온도는 800 내지 900℃이고, 압력은 40Torr 내지 400Torr로 유지시킨다. 상기 TLC 대신에 TCA(Trichloroethylene; C2H3Cl3) 또는 HCl을 사용하여 H2O 및 Cl2를 생성시킬 수도 있다.
본 발명을 요약하면 다음과 같다.
N2O에 수% 내지 수십% 정도의 TLC를 혼합하여 이때 생성된 H2O와 Cl2를 이용 하여 성장속도를 증가시키고, 금속이온을 게터링하여 소자의 특성이 향상된다. 성장속도가 증가하면 반응온도를 900℃ 이하로 낮출 수 있는 이점이 있어 Vth Implant 등에 대한 공정마진(Margin)이 생긴다. 또한 H2O에 의해서 계면에 Si-O 결합이 쉽게 형성되어 나이트로겐에 의해 생성된 Si-N 결합을 벌크로 밀어내어 나이트로겐이 산화막에 골고루 분포된다. 이렇게 산화막 전체에 분포한 나이트로겐에 의해 산화막 내에 존재하고 있는 미결합 Si-O 결합이나 스트레스를 받은 Si-O 결합이 Si-N 결합으로 치환되므로 전기적인 스트레스 핫 캐리어 스트레스(Hot carrier stress)에 대한 면역성(Immunity)이 증가하게 된다. 따라서 소자의 신뢰성 향상을 도모할 수 있다.
상술한 바와 같이 본 발명에 의하면 간단한 공정으로 특성이 우수한 게이트 절연막을 형성할 수 있다.

Claims (3)

  1. 반도체 소자의 게이트 절연막 형성방법에 있어서, 게이트 절연막으로 사용되는 질화산화막을 형성하기 위해 N2O에 TLC, TCA 또는 HCl을 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  2. 제1항에 있어서, 상기 N2O 및 TLC의 혼합에 의한 반응식은 아래와 같이 구성되는 것을 특징로 하는 반도체 소자의 게이트 절연막 형성방법.
    7N20 + TLC(C2H2Cl2) → 7N2+ 02+ 2C02+ H2O + Cl2
  3. 제1항에 있어서, 상기 N2O에 TLC를 혼합하여 사용할 때 사용 온도가 800 내지 900℃이고, 압력이 40Torr 내지 400Torr인 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성 방법.
KR1019940039480A 1994-12-30 1994-12-30 반도체소자의게이트절연막형성방법 KR100305201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039480A KR100305201B1 (ko) 1994-12-30 1994-12-30 반도체소자의게이트절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039480A KR100305201B1 (ko) 1994-12-30 1994-12-30 반도체소자의게이트절연막형성방법

Publications (2)

Publication Number Publication Date
KR960026363A KR960026363A (ko) 1996-07-22
KR100305201B1 true KR100305201B1 (ko) 2001-12-01

Family

ID=37530029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039480A KR100305201B1 (ko) 1994-12-30 1994-12-30 반도체소자의게이트절연막형성방법

Country Status (1)

Country Link
KR (1) KR100305201B1 (ko)

Also Published As

Publication number Publication date
KR960026363A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6023093A (en) Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US6509283B1 (en) Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon
US5580815A (en) Process for forming field isolation and a structure over a semiconductor substrate
US3652324A (en) A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
EP0690487A1 (en) Methods for forming oxide films
IT1255897B (it) Dispositivo a semiconduttore e procedimento per la sua fabbricazione
EP0685115A1 (en) Semiconductor device comprising deuterium atoms
JPS5587444A (en) Method of forming insulating film on semiconductor surface
KR940006197A (ko) 반도체장치의 콘택부 형성방법
KR100455737B1 (ko) 반도체소자의게이트산화막형성방법
KR100305201B1 (ko) 반도체소자의게이트절연막형성방법
US6252270B1 (en) Increased cycle specification for floating-gate and method of manufacture thereof
US5982020A (en) Deuterated bipolar transistor and method of manufacture thereof
MY121209A (en) Semiconductor device and production thereof.
KR100247904B1 (ko) 반도체 장치의 제조방법
KR960002066B1 (ko) 옥시 나이트라이드 제조방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR940010187A (ko) 유기 소스와 오존의 반응을 통한 반도체 장치 제조의 상압 cvd 법에 있어서의 질소 함유 소스의 추가
KR100471405B1 (ko) 반도체소자의 게이트절연막 형성 방법
KR100256266B1 (ko) 반도체 장치의 게이트 산화막 성장방법
Nulman Rapid thermal growth of thin silicon dielectrics for ULSI applications
EP0023925B1 (en) Method of producing insulating film for semiconductor surfaces and semiconductor device with such film
KR100399445B1 (ko) 반도체소자의게이트절연막제조방법
KR0138125B1 (ko) 트랜지스터의 게이트 유전막 형성 방법
KR19990006066A (ko) 반도체 소자의 웰 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee