KR960002066B1 - 옥시 나이트라이드 제조방법 - Google Patents

옥시 나이트라이드 제조방법 Download PDF

Info

Publication number
KR960002066B1
KR960002066B1 KR1019920019239A KR920019239A KR960002066B1 KR 960002066 B1 KR960002066 B1 KR 960002066B1 KR 1019920019239 A KR1019920019239 A KR 1019920019239A KR 920019239 A KR920019239 A KR 920019239A KR 960002066 B1 KR960002066 B1 KR 960002066B1
Authority
KR
South Korea
Prior art keywords
oxide film
oxynitride
silicon substrate
nitriding
manufacturing
Prior art date
Application number
KR1019920019239A
Other languages
English (en)
Other versions
KR940010209A (ko
Inventor
황현상
Original Assignee
Lg반도체주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg반도체주식회사, 문정환 filed Critical Lg반도체주식회사
Priority to KR1019920019239A priority Critical patent/KR960002066B1/ko
Priority to TW082108570A priority patent/TW228613B/zh
Priority to DE4335457A priority patent/DE4335457A1/de
Priority to JP5284230A priority patent/JPH06209009A/ja
Publication of KR940010209A publication Critical patent/KR940010209A/ko
Application granted granted Critical
Publication of KR960002066B1 publication Critical patent/KR960002066B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

옥시 나이트라이드 제조방법
제1도는 종래의 옥시 나이트라이드 공정 단면도.
제2도는 본 발명의 옥시 나이트라이드 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 4 : 산화막
5 : 질화막 6 : 옥시 나이트라이드
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 히트사이클(heat-cycle)이 감소되는 옥시 나이트라이드(oxy nitride) 제조방법에 관한 것이다.
종래의 옥시 나이트라이드 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 옥시 나이트라이드 공정 단면도로써, 제1a도와 같이 실리콘 기판(1) 위에 열산화공정으로 산화막(2)을 성장시킨 후 제1b도와 같이 NH3분위기에서(950~110℃, t〉0.5h)로 어닐링(Annealing)하여 산화막(2) 위와 산화막(2)과 기판(1) 사이에 나이트로겐(nitrogen)(3.3a)을 형성하고 제1c도와 같이 O2분위기에서 열산화하여 옥시 나이트라이드(6)를 제조한다.
이와 같이 형성된 종래의 옥시 나이트라이드는 일반적인 열산화막과 비교하여 볼때 훨씬 좋은 특성을 보여주는데 그 예로서 전기적 스트레스나 X- 레이 라디에이션(X-Ray Radiation)에서 계면의 인내력(Endurance)가 향상되고,디펙트 렌서티(defect density)가 감소되며 공정에 의한 데미지(damage)도 감소되고, 또한 탁월한 디퓨션 베리어(deffusion ba-rrier)의 특성을 보여준다.
그러나 이와 같은 종래의 옥시 나이트라이드 제조방법에 있어서는 매우 높은 온도(100~1200℃)에서 장시간(1~6시간)정도 어닐링하고 절연성을 향상시키기 위하여 재열산화 공정이 필요하고 히트 사이클이 증가되는 등 매우 복잡한 공정이 따르는 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 히트 싸이클을 줄여 공정을 단순화하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 우선 기판을 매우 약하게 질화(nitridation)시킨 후 CVD 산화막을 도포하고 이를 산소 분위기에서 자기화(densification)시킨 것이다.
이와 같은 본 발명을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 옥시 나이트라이드 공정 단면도로서, 제2a도와 같이 실리콘 기판(1)의 표면을 매우 약하게 질화시켜 질화막(5)을 형성한다.
즉, NH3가스를 사용하여 700~900℃에서 약 1~10분간 어닐링하면, 실리콘 기판(1)의 표면에는 질소가 미량 첨가되고, 실리콘 기판(1)의 표면 일부에서 실리콘 질화막이 형성될 수 있지만, 이 실리콘 질화막은 Si3N4의 조성비를 가지는 것이 아니라 질소가 매우 부족한 실리콘 질화막이 된다.
그리고 제2b도와 같이 그 위에 LP(VD법으로 산화막(4)을 증착하고 이를 제2c도와 같이 산소(oxygen)분위기에서 850~900℃로 5~15분간 조밀화시켜 옥시 나이트라이드(6)를 제조한다.
여기서, 조밀화 시킨다는 의미는 상기와 같이 산소분위기에서 열처리하면 산화막의 밀도가 소한 상태에서 밀한 상태로 진행된다.
즉 산화막은 최초 상태보다 부피가 감소되면서 조밀화 되는 것이다.
이상에서 설명한 바와 같은 본 발명의 옥시 나이트라이드 제조방법에 있어서는 다음과 같은 효과가 있다.
즉, 종래의 히트 싸이클은 NH3분위기에서 950~1100℃, 30분 이하 조건으로 어닐링하고, 산소분위기에서 1000~1200℃, 1~6시간의 조건으로 열산화하지만, 본 발명의 히트 사이클은 700~900℃, 1~10분의 조건에서 질화막을 형성하고 산화막을 700~900℃의 조건에서 조밀화 시키므로 본 발명은 NH2분위기에서 열처리하는 조건 뿐만 아니라 산화막의 형성방법 및 열처리 조건에서 히트 사이클을 감소시킨다.
또한, 종래의 기술에서도 기판 표면에 있는 질소에 의해 전기적으로 스트레스, X-레이 라디에이션에서 계면의 인내력이 향상되고 결함 밀도(defect profile)가 감소되고, 공정에 의한 데미지도 감소되며, 또한 탁월한 디퓨션 베리어의 기능을 가지는 효과가 있지만, 종래에 비해 본 발명은 히트 싸이클이 저온에서 진행하므로써, 도판트(dopant)의 깊이 프로 파일(depth profile)이 더 향상되는 효과가 있다.

Claims (4)

  1. 실리콘 기판의 표면을 질화시키는 공정과, 질화된 실리콘 기판위에 산화막을 형성하는 공정과, 산소분위기에서 상기 산화막을 조밀화 시키는 공정을 포함하여 이루어짐을 특징으로 하는 옥시 나이트라이드 제조방법.
  2. 제1항에 있어서, 질화시키는 공정은 NH3분위기로 700~900℃에서 5~15분간함을 특징으로 하는 옥시 나이트라이드 제조방법.
  3. 제1항에 있어서, 산소 분위기에서 조밀화 시키는 공정은 850~900℃에서 5~15분간함을 특징으로 하는 옥시 나이트라이드 제조방법.
  4. 제1항에 있어서, 산화막(4) 형성은 LP CVD법으로 형성함을 특징으로 하는 옥시 나이트라이드 제조방법.
KR1019920019239A 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법 KR960002066B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920019239A KR960002066B1 (ko) 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법
TW082108570A TW228613B (ko) 1992-10-20 1993-10-15
DE4335457A DE4335457A1 (de) 1992-10-20 1993-10-18 Verfahren zur Bildung eines Gate-Isolationsfilms einer Halbleitervorrichtung
JP5284230A JPH06209009A (ja) 1992-10-20 1993-10-20 半導体素子のゲート絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019239A KR960002066B1 (ko) 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법

Publications (2)

Publication Number Publication Date
KR940010209A KR940010209A (ko) 1994-05-24
KR960002066B1 true KR960002066B1 (ko) 1996-02-10

Family

ID=19341412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019239A KR960002066B1 (ko) 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법

Country Status (4)

Country Link
JP (1) JPH06209009A (ko)
KR (1) KR960002066B1 (ko)
DE (1) DE4335457A1 (ko)
TW (1) TW228613B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034605A1 (ja) 2007-09-10 2009-03-19 Renesas Technology Corp. 不揮発性半導体記憶装置およびその製造方法
JP4902716B2 (ja) 2008-11-20 2012-03-21 株式会社日立国際電気 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
KR940010209A (ko) 1994-05-24
DE4335457A1 (de) 1994-04-21
TW228613B (ko) 1994-08-21
JPH06209009A (ja) 1994-07-26

Similar Documents

Publication Publication Date Title
US6509283B1 (en) Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon
KR100350815B1 (ko) 유전체 형성방법
US4331709A (en) Process of reducing density of fast surface states in MOS devices
KR970009863B1 (ko) 반도체 소자의 실리콘절연막형성방법
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
EP0617461A2 (en) Oxynitride dielectric process for IC manufacture
CA2442929A1 (en) Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
JP2001502115A (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
KR100455737B1 (ko) 반도체소자의게이트산화막형성방법
KR960002066B1 (ko) 옥시 나이트라이드 제조방법
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
JPS61230329A (ja) 半導体表面への酸化物薄膜の形成方法
Nakajima et al. Defects in a gate oxide grown after the locos process
KR100310461B1 (ko) 실리콘산화막의형성방법
US6407008B1 (en) Method of forming an oxide layer
JPS62136036A (ja) 絶縁膜形成法
CN103887162A (zh) 一种高介电SiON栅介质的制备方法
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR100247904B1 (ko) 반도체 장치의 제조방법
KR100334524B1 (ko) 반도체소자의게이트산화막제조방법
KR930000906B1 (ko) 반도체 소자용 절연박막의 형성방법
KR100332132B1 (ko) 반도체소자의옥시나이트라이드막형성방법
JPS6437029A (en) Manufacture of semiconductor
CN1762045A (zh) 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
KR100399445B1 (ko) 반도체소자의게이트절연막제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee