KR940010209A - 옥시 나이트라이드 제조 방법 - Google Patents

옥시 나이트라이드 제조 방법 Download PDF

Info

Publication number
KR940010209A
KR940010209A KR1019920019239A KR920019239A KR940010209A KR 940010209 A KR940010209 A KR 940010209A KR 1019920019239 A KR1019920019239 A KR 1019920019239A KR 920019239 A KR920019239 A KR 920019239A KR 940010209 A KR940010209 A KR 940010209A
Authority
KR
South Korea
Prior art keywords
oxynitride
silicon substrate
annealed
manufacturing
heat cycle
Prior art date
Application number
KR1019920019239A
Other languages
English (en)
Other versions
KR960002066B1 (ko
Inventor
황현상
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019920019239A priority Critical patent/KR960002066B1/ko
Priority to TW082108570A priority patent/TW228613B/zh
Priority to DE4335457A priority patent/DE4335457A1/de
Priority to JP5284230A priority patent/JPH06209009A/ja
Publication of KR940010209A publication Critical patent/KR940010209A/ko
Application granted granted Critical
Publication of KR960002066B1 publication Critical patent/KR960002066B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자 제조 방법중 히트 싸이클을 감소시킬 수 있는 옥시 나이트라이드 제조 방법에 관한 것으로 종래에는 실리콘 기판에 산화막을 성장하고 NH3에서 어닐링한뒤 다시 산소에서 열산화하여 옥시 나이트라이드를 제조하였기 때문에 매우 높은 온도에서 장시간 어닐링 하여야 했다.
본 발명은 실리콘기판에 먼저 질화막을 얇게 성장하고 그 위에 산소 분위기에서 자기화하여 옥시 나이트라이드를 제조한다.
따라서 히트-싸이클이 감소되고 저온에서 공정을 실시할 수 있어 도판트의 뎁쓰 프로파일을 향상시킨다.

Description

옥시 나이트라이드 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 옥시 나이트라이드 공정 단면도.

Claims (4)

  1. 실리콘기판(1)의 표면을 질화시키는 공정과, 질화된 실리콘기판(1)위에 산화막(4)을 형성하는 공정과, 산소분위기에서 자기화시키는 공정으로 이루어짐을 특징으로하는 옥시 나이트라이드 제조 방법.
  2. 제1항에 있어서, 질화시키는 공정은 NH3분위기로 700~900℃에서 5~15분간함을 특징으로 하는 옥시 나이트라이드 제조 방법.
  3. 제1항에 있어서, 산소 분위기에서 자기화시키는 공정은 850∼900℃에서 5∼15분간함을 특징으로 하는 옥시 나이트라이드 제조 방법.
  4. 제1항에 있어서, 산화막(4)형성은 LP CVD법으로 함을 특징으로 하는 옥시 나이트라이드 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019239A 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법 KR960002066B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920019239A KR960002066B1 (ko) 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법
TW082108570A TW228613B (ko) 1992-10-20 1993-10-15
DE4335457A DE4335457A1 (de) 1992-10-20 1993-10-18 Verfahren zur Bildung eines Gate-Isolationsfilms einer Halbleitervorrichtung
JP5284230A JPH06209009A (ja) 1992-10-20 1993-10-20 半導体素子のゲート絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019239A KR960002066B1 (ko) 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법

Publications (2)

Publication Number Publication Date
KR940010209A true KR940010209A (ko) 1994-05-24
KR960002066B1 KR960002066B1 (ko) 1996-02-10

Family

ID=19341412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019239A KR960002066B1 (ko) 1992-10-20 1992-10-20 옥시 나이트라이드 제조방법

Country Status (4)

Country Link
JP (1) JPH06209009A (ko)
KR (1) KR960002066B1 (ko)
DE (1) DE4335457A1 (ko)
TW (1) TW228613B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053826B2 (en) 2007-09-10 2011-11-08 Renesas Electronics Corporation Non-volatile semiconductor memory device and method of manufacturing the same
JP4902716B2 (ja) 2008-11-20 2012-03-21 株式会社日立国際電気 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
KR960002066B1 (ko) 1996-02-10
JPH06209009A (ja) 1994-07-26
DE4335457A1 (de) 1994-04-21
TW228613B (ko) 1994-08-21

Similar Documents

Publication Publication Date Title
DE60228695D1 (de) Verfahren zur herstellung von einer oxydschicht au einer wasserstoff umgebung
KR930005122A (ko) 반도체 장치의 게이트 산화막 형성법
KR890003006A (ko) 반도체 장치 및 그 제조 방법
EP1434272A4 (en) PROCESS FOR MANUFACTURING SEMICONDUCTOR DEVICES
KR880003413A (ko) 반도체 기판내로 에칭된 트렌치의 측벽 및 바닥에 예정된 도핑을 생성시키는 방법
KR940010209A (ko) 옥시 나이트라이드 제조 방법
KR970003811A (ko) 반도체 소자분리막 형성 방법
JPS6433935A (en) Formation of silicon oxide film
KR970030291A (ko) 확산 장벽층 형성방법(Method For Forming Diffusion Barrier Layer)
KR970052100A (ko) 반도체 장치 제작에서의 도펀트 활성화 방법
KR910001892A (ko) 포스퍼러스 도우프드 산화물 플로우 공정방법
JP2842088B2 (ja) ゲート絶縁膜の製造方法
KR920017171A (ko) 바이폴라 트랜지스터의 배리드층 형성방법
KR970030863A (ko) 박막 트랜지스터의 게이트 절연막 제조방법
KR19990006066A (ko) 반도체 소자의 웰 형성방법
KR890016597A (ko) 급속열처리 공정을 이용한 o-n구조 박막의 제조방법
KR950027999A (ko) 반도체 소자의 산화막 형성방법
KR950009967A (ko) 필드산화막 형성방법
Sun et al. Rapid Thermal Oxidation of Lightly Doped Silicon in N2O
KR950015636A (ko) 반도체 소자의 게이트 산화막 형성방법
KR940016588A (ko) 반도체 소자의 게이트 산화막 형성방법
KR960002705A (ko) 반도체 소자의 게이트 절연막 제조방법
KR970051991A (ko) 반도체 장치의 실리콘막 형성 방법
KR950021264A (ko) 저온 게이트 산화막의 제조방법
KR960003811A (ko) 질화규소막(Si_3N_4) 또는 산화규소막(SiO_2)으로 코팅된 고온용 흑연 실험 용기 및 그의 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee