KR930005122A - 반도체 장치의 게이트 산화막 형성법 - Google Patents

반도체 장치의 게이트 산화막 형성법 Download PDF

Info

Publication number
KR930005122A
KR930005122A KR1019910014534A KR910014534A KR930005122A KR 930005122 A KR930005122 A KR 930005122A KR 1019910014534 A KR1019910014534 A KR 1019910014534A KR 910014534 A KR910014534 A KR 910014534A KR 930005122 A KR930005122 A KR 930005122A
Authority
KR
South Korea
Prior art keywords
oxide film
gate oxide
forming
semiconductor device
semiconductor substrate
Prior art date
Application number
KR1019910014534A
Other languages
English (en)
Other versions
KR940009597B1 (ko
Inventor
봉칠근
강면구
이양구
신동호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910014534A priority Critical patent/KR940009597B1/ko
Priority to US07/799,052 priority patent/US5210056A/en
Priority to JP4130093A priority patent/JPH0793437B2/ja
Publication of KR930005122A publication Critical patent/KR930005122A/ko
Application granted granted Critical
Publication of KR940009597B1 publication Critical patent/KR940009597B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

반도체 장치의 게이트 산화막 형성법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2B도는 본 발명의 방법에 의한 게이트 산화막 형성조건을 나타낸 그래프 및 그 조건에 의해 제조된 게이트 산화막을 도시한 단면도,
제3A도 및 제3B도는 종래 방법 및 본 발명의 방법에 의해 제조된 게이트 산화막의 TEM사진,
제4도는 건식산화법 및 본 발명의 방법에 의한 습식산화법에 의해 제조된 게이트산화막의 브레이크 다운전압 특성을 나타낸 그래프.

Claims (18)

  1. 반도체기판 위에 게이트 산화막을 형성하는 공정에 있어서, 상기 반도체기판을 질소(N2) 분위기에서 1차 어닐하는 공정, 어닐된 상기 반도체기판을 낮은 온도, 산소(02)와 수소(H2)의 혼합가스 분위기에서 습식산화시켜 게이트산화막을 형성하는 공정, 및 게이트산화막이 형성되어 있는 상기 반도체기판을 질소(N2) 분위기에서 고온으로 2차 어닐하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  2. 제1항에 있어서, 상기 반도체기판을 질소분위기에서 1차 어닐하는 살기 공정 이전에, 상기 반도체기판의 표면을 알칼리 세정하는 공정을 추가하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  3. 제2항에 있어서, 상기 알칼리 세정공정은. NH4OH : H2O2: H2O 비율을 1 : 1∼5 : 3∼100으로 하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  4. 제3항에 있어서, 상기 알칼리 세정공정은 SC1(1NH4OH : 1H2O2: 19H2O)세정액을 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  5. 제2항에 있어서, 상기 알칼리 세정공정은, SC1+HF 세정액을 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  6. 제1항에 있어서, 상기 1차 어닐정공정은 650℃ 정도의 온도에서 820℃ 정도의 온도로 기판온도를 상승시키면서 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  7. 제1항에 있어서, 상기 2차 어닐정공정은 820℃ 정도의 온도에서 950℃ 정도의 온도로 기판온도를 올렸다가 650℃ 정도의 온도로 상기 기판온도를 낮추면서 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  8. 반도체기판 위에 게이트 산화막을 형성하는 공정에 있어서, 상기 반도체기판을 질소(N2) 분위기에서, 650℃ 정도의 온도에서 820℃ 정도의 온도로 기판온도를 상승시키면서 1차 어닐하는 공정, 어닐된 상기 반도체기판을 820℃ 정도의 온도, 산소(02)와 수소의 혼합가스 분위기에서 습식산화시켜 게이트산화막을 형성하는 공정, 및 게이트산화막이 형성되어 있는 상기 반도체기판을 질소(N2)분위기에서, 820℃ 정도의 온도에서 950℃ 정도의 온도로 기판온도를 올렸다가 650℃ 정도의 온도로 상기 기판온도를 낮추면서 2차 어닐하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  9. 제8항에 있어서, 상기 반도체 기판을 1차 어닐하는 상기 공정이전에 상기 반도체기판의 표면을 알칼리 세정하는 공정을 추가하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  10. 제9항에 있어서, 상기 알칼리 세정공정은, NH4OH : H2O2: H2O의 비율을 1 : 1∼5 : 3∼100으로 하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  11. 제10항에 있어서, 상기 알칼리 세정공정은 SC1(1NH4OH : 1H2O2: 19H2O)세정액을 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  12. 제9항에 있어서, 상기 알칼리 세정공정은, SC1+HF 세정액을 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  13. 반도체기판 위에 게이트 산화막을 형성하는 공정에 있어서, 필드산화막 형성공정에 의해 화이트리본이 형성되어 있는 반도체기판에 희생산화막을 형성하는 공정, 상기 희생산화막을 제거하는 식각공정으로 상기 화이트리본을 제거하는 공정, 상기 화이트리본이 제거된 반도체 기판을 알칼리세정하는 공정, 알칼리세정된 반도체기판을 질소(N2) 분위기에서 1차 어닐하는 공정, 어닐된 상기 반도체기판을 낮은 온도, 산소(O2)와 수소(H2)의 혼합가스 분위기에서 습식산화시켜 게이트산화막을 형성하는 공정, 및 게이트산화막이 형성되어 있는 상기 반도체기판을 질소(N2)분위기에서 고온으로 2차 어닐하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  14. 제13항에 있어서, 상기 알칼리 세정공정은, NH4OH : H2O2: H2O의 비율을 1 : 1∼5 : 3∼100으로 하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  15. 제14항에 있어서, 상기 알칼리 세정공정은, SC1(1NH4OH : 1H2O2: 19H2O)세정액을 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  16. 제13항에 있어서, 상기 알칼리 세정공정은, SC1+HF 세정액을 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  17. 제13항에 있어서, 상기 1차 어닐정공정은 650℃ 정도의 온도에서 820℃정도의 온도로 기판온도를 상승시키면서 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
  18. 제13항에 있어서, 상기 2차 어닐정공정은 820℃ 정도의 온도에서 950℃ 정도의 온도로 기판온도를 올렸다가 650℃ 정도의 온도로 상기 기판온도를 낮추면서 진행하는 것을 특징으로 하는 반도체 장치의 게이트산화막 형성법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910014534A 1991-08-22 1991-08-22 반도체장치의 게이트산화막 형성법 KR940009597B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910014534A KR940009597B1 (ko) 1991-08-22 1991-08-22 반도체장치의 게이트산화막 형성법
US07/799,052 US5210056A (en) 1991-08-22 1991-11-27 Method for forming a gate oxide film of a semiconductor device
JP4130093A JPH0793437B2 (ja) 1991-08-22 1992-04-23 半導体装置のゲート酸化膜形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910014534A KR940009597B1 (ko) 1991-08-22 1991-08-22 반도체장치의 게이트산화막 형성법

Publications (2)

Publication Number Publication Date
KR930005122A true KR930005122A (ko) 1993-03-23
KR940009597B1 KR940009597B1 (ko) 1994-10-15

Family

ID=19318935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014534A KR940009597B1 (ko) 1991-08-22 1991-08-22 반도체장치의 게이트산화막 형성법

Country Status (3)

Country Link
US (1) US5210056A (ko)
JP (1) JPH0793437B2 (ko)
KR (1) KR940009597B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687410B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166266B2 (ja) * 1992-01-21 2001-05-14 ソニー株式会社 半導体基板の熱処理方法
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JP2572512B2 (ja) * 1992-09-24 1997-01-16 信越半導体株式会社 拡散型シリコン素子基板の製造方法
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
US5334556A (en) * 1993-03-23 1994-08-02 Texas Instruments Incorporated Method for improving gate oxide integrity using low temperature oxidation during source/drain anneal
EP0617461B1 (en) * 1993-03-24 1997-09-10 AT&T Corp. Oxynitride dielectric process for IC manufacture
US5296411A (en) * 1993-04-28 1994-03-22 Advanced Micro Devices, Inc. Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
US5312764A (en) * 1993-05-28 1994-05-17 Motorola, Inc. Method of doping a semiconductor substrate
US5543343A (en) * 1993-12-22 1996-08-06 Sgs-Thomson Microelectronics, Inc. Method fabricating an integrated circuit
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
JPH07335641A (ja) * 1994-06-03 1995-12-22 Sony Corp シリコン酸化膜の形成方法及び半導体装置の酸化膜
KR100187674B1 (ko) * 1994-07-07 1999-06-01 김주용 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
US5393686A (en) * 1994-08-29 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of forming gate oxide by TLC gettering clean
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
WO1996033510A1 (en) * 1995-04-21 1996-10-24 International Business Machines Corporation PROCESS FOR THE CREATION OF A THERMAL SiO2 LAYER WITH EXTREMELY UNIFORM LAYER THICKNESS
US5646074A (en) * 1995-12-15 1997-07-08 Mosel Vitelic, Inc. Method of forming gate oxide for field effect transistor
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
JPH10209168A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体装置の製造方法
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
KR100263645B1 (ko) * 1997-10-17 2000-09-01 윤종용 이중산화막형성방법
US5935650A (en) * 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
NL1008749C2 (nl) * 1998-03-30 1999-10-05 Asm Int Werkwijze voor het chemisch behandelen van een halfgeleidersubstraat.
US6352941B1 (en) * 1998-08-26 2002-03-05 Texas Instruments Incorporated Controllable oxidation technique for high quality ultrathin gate oxide formation
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
JP2000091289A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 半導体集積回路装置の製造方法
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6541394B1 (en) * 1999-01-12 2003-04-01 Agere Systems Guardian Corp. Method of making a graded grown, high quality oxide layer for a semiconductor device
US6211098B1 (en) * 1999-02-18 2001-04-03 Taiwan Semiconductor Manufacturing Company Wet oxidation method for forming silicon oxide dielectric layer
US6706577B1 (en) * 1999-04-26 2004-03-16 Taiwan Semiconductor Manufacturing Company Formation of dual gate oxide by two-step wet oxidation
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6309968B1 (en) 1999-09-07 2001-10-30 Vanguard International Semiconductor Corporation Method to improve intrinsic refresh time and dichlorosilane formed gate oxide reliability
US6197677B1 (en) * 1999-11-01 2001-03-06 United Microelectronics Corp. Method of depositing a silicon oxide layer on a semiconductor wafer
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
KR100624916B1 (ko) * 2000-01-31 2006-09-19 주식회사 하이닉스반도체 게이트 전극 형성방법
KR100344841B1 (ko) * 2000-08-19 2002-07-20 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 산화막 형성 방법
CN100342500C (zh) * 2000-09-19 2007-10-10 马特森技术公司 形成介电薄膜的方法
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100538884B1 (ko) * 2004-03-30 2005-12-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
KR100772717B1 (ko) * 2005-01-31 2007-11-02 주식회사 하이닉스반도체 비대칭셀트랜지스터를 갖는 반도체소자 및 그의 제조 방법
KR20060087875A (ko) * 2005-01-31 2006-08-03 주식회사 하이닉스반도체 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
JP2007134616A (ja) * 2005-11-14 2007-05-31 Nec Electronics Corp Ｓｏｉ基板およびその製造方法
JP6254098B2 (ja) * 2012-02-13 2017-12-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板の選択性酸化のための方法および装置
CN107017345B (zh) * 2017-02-21 2019-05-21 华南师范大学 一种用于制备低漏电高介电绝缘材料的前驱体溶液的制备方法及其应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615873A (en) * 1969-06-03 1971-10-26 Sprague Electric Co Method of stabilizing mos devices
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices
US3978577A (en) * 1975-06-30 1976-09-07 International Business Machines Corporation Fixed and variable threshold N-channel MNOSFET integration technique
US4214919A (en) * 1978-12-28 1980-07-29 Burroughs Corporation Technique of growing thin silicon oxide films utilizing argon in the contact gas
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687410B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성방법

Also Published As

Publication number Publication date
US5210056A (en) 1993-05-11
JPH0793437B2 (ja) 1995-10-09
JPH0794725A (ja) 1995-04-07
KR940009597B1 (ko) 1994-10-15

Similar Documents

Publication Publication Date Title
KR930005122A (ko) 반도체 장치의 게이트 산화막 형성법
US20080090425A9 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
KR870000767A (ko) 반도체장치 제조방법
JPH06204496A (ja) 高品質の酸化膜を成長させるための方法
KR970003794A (ko) 반도체 장치의 소자분리 방법
KR930009114A (ko) Mosfet 구조 및 그 제조방법
KR920005271A (ko) 반도체장치의 제조방법
KR940007970A (ko) 반도체 기판 처리 방법
KR19980073847A (ko) 반도체 웨이퍼 세정방법 및 산화막형성방법
KR940010234A (ko) 반도체 장치의 제조 방법
KR970053379A (ko) 소자 격리영역의 형성방법
KR970077321A (ko) 반도체장치의 다층 절연막 형성방법
KR910002011A (ko) Mos형 반도체장치와 그 제조방법
KR0166858B1 (ko) 반도체 소자의 게이트 산화막 제조방법
KR960026374A (ko) 실리콘 기판 산화 방법
KR960026432A (ko) 게이트 산화막 형성 방법
KR950021210A (ko) 반도체 소자의 산화막 형성방법
KR970052810A (ko) 반도체 소자의 게이트절연막 형성방법
KR0141961B1 (ko) 대규모 집적회로 바이폴라 트랜지스터의 에미터 콘택트 형성방법
KR950027999A (ko) 반도체 소자의 산화막 형성방법
KR920003444A (ko) 반도체의 필드 산화막 형성방법
KR20000008022A (ko) 게이트 산화막의 형성방법
KR910007116B1 (ko) Mosfet 소자
KR930018676A (ko) 게이트절연막 형성방법
KR920017171A (ko) 바이폴라 트랜지스터의 배리드층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee