KR970077321A - 반도체장치의 다층 절연막 형성방법 - Google Patents
반도체장치의 다층 절연막 형성방법 Download PDFInfo
- Publication number
- KR970077321A KR970077321A KR1019960014565A KR19960014565A KR970077321A KR 970077321 A KR970077321 A KR 970077321A KR 1019960014565 A KR1019960014565 A KR 1019960014565A KR 19960014565 A KR19960014565 A KR 19960014565A KR 970077321 A KR970077321 A KR 970077321A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- insulating film
- semiconductor device
- silicon nitride
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체장치의 다층 절연막 형성방법이 개시되어 있다. 본 발명은 반도체기판 상에 실리콘질화막을 형성하는 단계와, 상기 실리콘질화막 상에 옥시나이트라이드막을 형성하는 단계와, 상기 옥시나이트라이드막상에 고유전막을 형성하는 단계와, 상기 고유전막이 안정된 조성비를 갖도록 상기 결과물을 산소가스 및 오존 분위기에서 열처리하는 단계와, 상기 열처리된 고유전막 상에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법을 제공한다. 본 발명에 의하면, 안정된 조성비를 갖는 고유전막을 포함하는 다층 절연막을 형성할 수 있으므로 산화막 등가두께를 크게 감소시키면서 누설전류 특성을 개선시킬 수 있다. 따라서, 본 발명에 의한 다층 절연막을 트랜지스터의 게이트 절연막으로 사용할 경우 트랜지스터의 전기적 특성을 크게 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 및 제3도는 본 발명에 따른 다층 절연막 형성방법을 설명하기 위한 단면도들이다.
Claims (8)
- 반도체기판 상에 실리콘질화막을 형성하는 단계; 상기 실리콘질화막 상에 옥시나이트라이드막을 형성하는 단계; 상기 옥시나이트라이드막 상에 고유전막을 형성하는 단계; 상기 고유전막이 안정된 조성비를 갖도록 상기 결과물을 산소가스 및 오존 분위기에서 열처리하는 단계; 및 상기 열처리된 고유전막 상에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.
- 제1항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.
- 제1항에 있어서, 상기 고유전막은 탄탈륨 산화막인 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.
- 제3항에 있어서, 상기 탄탈륨 산화막은 430℃의 온도와 300mTorr의 압력 분위기에서 타이타늄 에톡사이드(Ta(OC2H5)5)를 주원료로 사용하는 CVD 방법으로 형성하는 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.
- 제1항에 있어서, 상기 실리콘질화막은 850℃의 온도와 암모니아 가스 분위기에서 1분동안 급속열처리(RTP)하여 형성하는 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.
- 제1항에 있어서, 상기 옥시나이트라이드막은 800℃의 온도와 산소 가스 분위기에서 1분동안 급속열처리하여 형성하는 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.
- 제1항에 있어서, 상기 열처리는 300℃의 온도에서 실시하는 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.
- 제2항에 있어서, 상기 산화막은 CVD 방법으로 형성하는 것을 특징으로 하는 반도체장치의 다층 절연막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960014565A KR0175053B1 (ko) | 1996-05-04 | 1996-05-04 | 반도체장치의 다층 절연막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960014565A KR0175053B1 (ko) | 1996-05-04 | 1996-05-04 | 반도체장치의 다층 절연막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970077321A true KR970077321A (ko) | 1997-12-12 |
KR0175053B1 KR0175053B1 (ko) | 1999-04-01 |
Family
ID=19457748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960014565A KR0175053B1 (ko) | 1996-05-04 | 1996-05-04 | 반도체장치의 다층 절연막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0175053B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100380275B1 (ko) * | 1999-06-28 | 2003-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 절연막 형성방법 |
KR100380278B1 (ko) * | 2000-09-29 | 2003-04-16 | 주식회사 하이닉스반도체 | 반도체장치 및 그 제조방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6319730B1 (en) * | 1999-07-15 | 2001-11-20 | Motorola, Inc. | Method of fabricating a semiconductor structure including a metal oxide interface |
-
1996
- 1996-05-04 KR KR1019960014565A patent/KR0175053B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100380275B1 (ko) * | 1999-06-28 | 2003-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 절연막 형성방법 |
KR100380278B1 (ko) * | 2000-09-29 | 2003-04-16 | 주식회사 하이닉스반도체 | 반도체장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0175053B1 (ko) | 1999-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6821873B2 (en) | Anneal sequence for high-κ film property optimization | |
KR940008370B1 (ko) | 반도체 장치 | |
KR101442238B1 (ko) | 고압 산소 열처리를 통한 반도체 소자의 제조방법 | |
US7115530B2 (en) | Top surface roughness reduction of high-k dielectric materials using plasma based processes | |
KR950021655A (ko) | 반도체 장치 제조 방법 | |
US20050130442A1 (en) | Method for fabricating transistor gate structures and gate dielectrics thereof | |
US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
JP2003069011A5 (ko) | ||
KR20000052627A (ko) | 고 유전율 실리케이트 재료의 화학 기상 증착 방법 | |
KR930005122A (ko) | 반도체 장치의 게이트 산화막 형성법 | |
JPH0869998A (ja) | 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法 | |
KR890003006A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100360413B1 (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 | |
KR950007123A (ko) | 메모리 커패시터를 구비한 반도체 장치의 제조 방법 | |
JP2002231717A (ja) | 酸化剤としてN2Oを用いた超薄膜SiO2 | |
KR100729354B1 (ko) | 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 | |
KR20030015000A (ko) | 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법 | |
WO2004010466A3 (en) | Metal organic chemical vapor deposition and atomic layer deposition of metal oxynitride and metal silicon oxynitride | |
US20040169240A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR970077321A (ko) | 반도체장치의 다층 절연막 형성방법 | |
US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
KR20000042429A (ko) | 반도체 소자의 고유전체 캐패시터 제조방법 | |
KR980012524A (ko) | 커패시터 제조방법 | |
KR970018530A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
KR940010234A (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |