KR940010234A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR940010234A
KR940010234A KR1019920019220A KR920019220A KR940010234A KR 940010234 A KR940010234 A KR 940010234A KR 1019920019220 A KR1019920019220 A KR 1019920019220A KR 920019220 A KR920019220 A KR 920019220A KR 940010234 A KR940010234 A KR 940010234A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
insulating film
manufacturing
silicon
Prior art date
Application number
KR1019920019220A
Other languages
English (en)
Other versions
KR100247904B1 (ko
Inventor
이우성
정재경
박진성
손민영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920019220A priority Critical patent/KR100247904B1/ko
Publication of KR940010234A publication Critical patent/KR940010234A/ko
Application granted granted Critical
Publication of KR100247904B1 publication Critical patent/KR100247904B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치의 절연막 형성 방법이 개시되어 있다.
로(furnace)에서, 질소가스에 희석된 산소 가스를 사용하여 실리콘 산화막을 형성하고, 연속적으로 아산화질소(nitrous oxide;N2O)를 사용하여 질화시켜 실리콘 옥시나이트라이트막을 형성한다. 실리콘 산화막 형성 공정전에 질소 가스 분위기의 800℃근처의 저온에서 반도체 웨이퍼를 유지하고, 산소 가스를 유입시키면서 950℃근처의 고온으로 온도를 상승시킨 후, 일정시간 로에서 상기 반도체 웨이퍼를 유지하여 실리콘 산화막을 형성한후, 아산화 질소를 사용하여 옥시나이트라이트막을 형성한다. 용이하게 고품질의 절연막인 균일성이 좋은 옥시나이트라이트막을 수득할 수 있고, 이를 반도체 장치의 게이트 절연막으로서 사용하는 경우에는 보론침투 억제 효과가 우수하다. 또한, 반도체 장치의 캐패시터 유전막으로서 이용하는 경우에는 신뢰성이 우수한 반도체 장치의 캐패시터를 수득할 수 있다.

Description

반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 절연막인 옥시나이트라이트(oxynitride)막을 로에서 제조하기 위한 레시퍼(recipe)를 나타낸 것이고,
제2도는 실리콘 산화막을 60Å의 두께로 형성한 후, 시간에 따른 절연막의 총두께와 막 두께의 균일성을 나타낸 것이고,
제3도 내지 제5도는 본 발명의 일실시예에 따른 반도체 장치의 제조 방법을 나타낸 것이고,
제6도는 상기 실시예 및 비교예에서 수득한 반도체 장치의 보론 원자 분포를 측정하여 그 결과를 나타낸 것이고,
제7A도는 본 발명의 절연막 형성 방법에 의하여 형성된 옥시나이트라이트막을 캐패시터의 유전막으로서 사용하여 수득한 MOS구조의 반도체 장치의 캐패시터의 절연 파괴 전계 분포를 나타낸 것이고,
제7B도는 통상의 절연막 형성 방법에 의하여 형성된 산화막을 캐패시터의 유전막으로서 사용하여 수득한 MOS구조의 반도체 장치의 캐패시터의 절연 파괴 전계 분포를 나타낸 것이다.

Claims (7)

  1. 로(furnace)에서, 질소가스에 희석된 산소 가스를 사용하여 실리콘 산화막을 형성하고, 연속적으로 아산화질소(nitrous oxide;N2O)를 사용하여 질화시켜 실리콘 옥시나이트라이트막을 형성함을 특징으로 하는 반도체 장치의 절연막 제조방법.
  2. 제1항에 있어서, 상기 실리콘 산화막 형성 공정전에 질소 가스 분위기의 저온에서 반도체 웨이퍼를 유지하고, 산소 가스를 유입시키면서 고온으로 온도를 상승시킨 후, 일정시간 로에서 상기 반도체 웨이퍼를 유지하여 상기 실리콘 산화막을 형성함을 특징으로 하는 반도체 장치의 절연막 제조방법.
  3. 제2항에 있어서, 상기 저온은 800℃근처의 온도이고 상기 고온은 950℃ 근처의 온도임을 특징으로 하는 반도체 장치의 절연막 제조방법.
  4. 제1항에 있어서, 상기 실리콘 옥시나이트라이트막이 반도체 장치의 캐패시터의 유전막임을 특징으로 하는 반도체 장치의 절연막 제조 방법.
  5. 제1항에 있어서, 상기 실리콘 옥시나이트라이트막이 반도체 장치의 게이트 절연막임을 특징으로 하는 반도체 장치의 절연막 제조 방법.
  6. 반도체 기판상에 질소가스에 희석된 산소 가스를 사용하여 실리콘 산화막을 형성하고, 연속적으로 아산화 질소(nitrous oxide ;N2O)를 사용하여 질화시켜 실리콘 옥시나이트라이트막을 형성하여 게이트 절연막을 형성하고, 상기 게이트 절연막상에 게이트 전극층을 형성하고 상기 게이트 전극층을 패터닝하여 게이트 전극 패턴을 형성하고, 상기 게이트 전극 패턴을 마스크로 하여 상기 반도체 기판에 불순물을 주입하여 소오스 및 드레인 영역을 형성함을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 불순물이 BF2또는 B임을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019220A 1992-10-20 1992-10-20 반도체 장치의 제조방법 KR100247904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019220A KR100247904B1 (ko) 1992-10-20 1992-10-20 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019220A KR100247904B1 (ko) 1992-10-20 1992-10-20 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR940010234A true KR940010234A (ko) 1994-05-24
KR100247904B1 KR100247904B1 (ko) 2000-03-15

Family

ID=19341397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019220A KR100247904B1 (ko) 1992-10-20 1992-10-20 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100247904B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003490A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 산화막 형성방법
KR100390686B1 (ko) * 1999-01-06 2003-07-10 인터내셔널 비지네스 머신즈 코포레이션 질소산화물 게이트 유전체 및 그 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055950A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 유전체막 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283430A (ja) * 1990-03-29 1991-12-13 Nec Corp 半導体装置
JP3310988B2 (ja) * 1991-01-31 2002-08-05 沖電気工業株式会社 シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003490A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 산화막 형성방법
KR100390686B1 (ko) * 1999-01-06 2003-07-10 인터내셔널 비지네스 머신즈 코포레이션 질소산화물 게이트 유전체 및 그 형성방법

Also Published As

Publication number Publication date
KR100247904B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
KR100618815B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US6667251B2 (en) Plasma nitridation for reduced leakage gate dielectric layers
KR930005122A (ko) 반도체 장치의 게이트 산화막 형성법
US20150017814A1 (en) Method of forming gate oxide layer
JP2003069011A5 (ko)
CN103903986A (zh) 栅介质层的制作方法
CN103887161A (zh) 一种抑制掺杂原子在栅介质中扩散的方法
US11837622B2 (en) Image sensor comprising polysilicon gate electrode and nitride hard mask
KR940010234A (ko) 반도체 장치의 제조 방법
KR100277564B1 (ko) 반도체 장치 및 그 제조 방법
KR20000056495A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100445061B1 (ko) 반도체 소자의 제조방법
US6524954B1 (en) Reduction of tungsten silicide resistivity by boron ion implantation
KR100349363B1 (ko) 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR970053379A (ko) 소자 격리영역의 형성방법
KR100608340B1 (ko) 반도체소자의 게이트 형성방법
KR100443789B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR970000467B1 (ko) 반도체 장치의 게이트 절연막 형성방법
KR0138125B1 (ko) 트랜지스터의 게이트 유전막 형성 방법
KR970077321A (ko) 반도체장치의 다층 절연막 형성방법
JPH0140506B2 (ko)
KR100307540B1 (ko) 반도체소자의 제조방법
KR20000007412A (ko) 반도체 소자의 게이트 절연막 형성방법
KR100332132B1 (ko) 반도체소자의옥시나이트라이드막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee