CN103887161A - 一种抑制掺杂原子在栅介质中扩散的方法 - Google Patents
一种抑制掺杂原子在栅介质中扩散的方法 Download PDFInfo
- Publication number
- CN103887161A CN103887161A CN201410106564.3A CN201410106564A CN103887161A CN 103887161 A CN103887161 A CN 103887161A CN 201410106564 A CN201410106564 A CN 201410106564A CN 103887161 A CN103887161 A CN 103887161A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- nitrogen
- sion
- sio2
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 230000000452 restraining effect Effects 0.000 title abstract 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 81
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 44
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 230000008439 repair process Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011261 inert gas Substances 0.000 claims abstract description 11
- 229910007991 Si-N Inorganic materials 0.000 claims abstract description 7
- 229910006294 Si—N Inorganic materials 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 230000035484 reaction time Effects 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000035755 proliferation Effects 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 82
- 239000000377 silicon dioxide Substances 0.000 abstract description 41
- 229910052681 coesite Inorganic materials 0.000 abstract description 40
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 40
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 40
- 229910052682 stishovite Inorganic materials 0.000 abstract description 40
- 229910052905 tridymite Inorganic materials 0.000 abstract description 40
- 238000005516 engineering process Methods 0.000 abstract description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 13
- 125000004433 nitrogen atom Chemical group N* 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005915 ammonolysis reaction Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000006902 nitrogenation reaction Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- JIMUOUDLWPNFAY-UHFFFAOYSA-N [Si]=O.[Hf].[N] Chemical compound [Si]=O.[Hf].[N] JIMUOUDLWPNFAY-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明为一种抑制掺杂原子在栅介质中扩散的方法，涉及用于半导体MOS器件的制造工艺领域，尤其涉及一种有效抑制掺杂原子在栅介质中扩散的方法，包括以下步骤：在基底上制备SiO2栅氧化层；对SiO2栅氧化层进行氮的注入，以形成SiON栅氧化层；在1000～1200℃并伴随纯惰性气体的氛围对SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；在400～800℃的氛围下对SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。与传统的高温氮化处理工艺相比，采用本发明制备的SiON栅氧化层不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而能有效的抑制硼等掺杂原子在栅介质中的扩散。
Description
技术领域
本发明涉及用于半导体MOS器件的制造工艺领域，尤其涉及一种抑制掺杂原子在栅介质中扩散的方法。
背景技术
超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的快速发展，对器件加工技术提出更多的特殊要求，其中MOS器件特征尺寸进入纳米时代对栅氧化层的要求就是一个明显的挑战。栅氧化层的制备工艺是半导体制造工艺中的关键技术，直接影响和决定了器件的电学特性和可靠性。
MOSFET器件的关键性能指标是驱动电流，驱动电流的大小取决于栅极电容。栅极电容与栅极表面积成正比，与栅介质厚度成反比。因此，通过增加栅极表面积和降低栅介质厚度均可提高栅极电容，而降低栅介质SiO2的厚度就变成推进MOSFET器件性能提高的首要手段。
但当半导体技术进入45纳米时代以来,传统单纯降低SiO2厚度的方法遇到了前所未有的挑战。因为这时候栅介质SiO2的厚度已经很薄(<20A),栅极漏电流中的隧道穿透机制已经起到主导作用。随着SiO2厚度的进一步降低,栅极漏电流也会以指数形式增长。栅介质厚度每降低2A,栅极漏电流就会增加10倍。另一方面，栅极、SiO2栅介质和硅衬底之间存在杂质的浓度梯度，随着栅介质厚度的不断降低，栅极里掺入的硼等杂质会从栅极中扩散到硅衬底中或者固定在栅介质中，这会影响器件的阈值电压，从而影响器件的性能。诚然，增加栅介质厚度可以有效抑制栅极漏电流和栅极中杂质的扩散，但是晶体管驱动电流、翻转延迟时间等关键性能也会大打折扣。这种驱动电流和栅极漏电对栅介质厚度要求上的矛盾，对于传统的SiO2栅介质而言是无法回避的。
C=e0KA/t，其中，C=栅极电容；e0=在空气中的电容率；K=材料的介电常数；A=栅极表面积；t=栅介质厚度
从栅极电容的公式中我们可以看出，栅极电容不仅取决于栅极表面积和栅介质厚度，还取决于栅介质的介电常数，故减少栅介质厚度不是提高栅极电容的唯一方法。即使栅介质厚度保持不变，提高栅介质的介电系数K也可达到降低EOT及增加栅极电容的效果。因此，如何提高栅介质的介电系数K成为了当务之急。
在现阶段，提高栅介质的介电系数的方法大致有两大类：
一类是采用全新的高介电系数的材料作为栅介质，如氮氧化铪硅（HfSiON）等。但采用全新材料涉及到栅极材料的选择，晶格常数的匹配及曝光蚀刻等一系列工艺集成问题，技术开发周期相对较长，不能立即满足45纳米技术的迫切需求。同时全新材料在技术上与以前工艺有较大差异，技术更新的成本过高。
另一大类则仍保持SiO2作为栅介质，通过SiO2氧化膜里掺入氮使之成为致密的SiON来提高栅介质的介电系数。因为传统栅介质SiO2的K值是3.9，而纯的Si3N4的K值可达到7，通过掺杂氮的多少可以实现对SiON栅介质介电系数剪裁的目的。氮原子的掺入还能有效的抑制硼等栅极掺杂原子在栅介质中的扩散。同时，该方法仍然采用SiO2作为栅介质的主体，因此与前期技术有良好的连续性和兼容性。
目前业界通常有三种主要的方法可实现SiO2中的氮掺杂以形成SiON。
第一种方法是在SiO2的生长过程中通入NO等含氮气体,从而在生长过程中直接掺入氮。但这种方法掺杂的氮均匀性很难控制，不能适应半导体生产的要求。
第二种方法是在SiO2介质生长完成后，采用在NO/N2O等含氮气体环境中进一步退火的办法掺杂氮。这种方法掺入的氮原子容易聚积在SiO2和沟道的界面处，从而对沟道中载流子的迁移速度产生负面影响。
第三种方法是在SiO2生长结束后，通过等离子体实现氮掺杂。该方法掺入的氮原子浓度高，深度上主要分布在栅介质的上表面而远离SiO2/沟道界面，是目前半导体业界广泛接受的提高栅介质介电系数的方法。其具体工艺由三步组成：
1)采用ISSG(In-Situ Steam Generation)原位水蒸汽氧化方法生长SiO2介质层；
2)采用DPN(Decoupled Plasma Nitridation)氮气等离子体向SiO2介质中掺杂氮；
3)采用PNA(Post Nitridation Anneal)高温退火工艺稳定N掺杂及修复介质中的等离子体损伤。
在上述制备工艺中，由于栅介质中掺入的氮原子浓度高且主要分布在栅介质的上表面，因此对后续PNA(Post Nitridation Anneal)高温退火工艺的温度、气体氛围和时间间隔必须严格控制，以防止本征氧化层和有机吸附而对氮掺杂造成的影响；此外，PNA(PostNitridation Anneal)的高温退火工艺既容易造成表面氮原子的挥发，又能使氮原子获得能量而继续扩散，造成部分氮原子聚积在SiO2/Si界面处，从而对沟道中载流子的迁移速度产生负面影响。
中国专利（CN102437143A）公开了一种低介电常数材料，包括低介电常数材料和添加剂的介电材料。添加剂包括具有Si-X-Si桥的化合物，其中X为1和8之间的碳原子数。添加剂可包括末端Si-CH3基团。包括添加剂的介电材料可用作半导体器件的层间介电(ILD)层。可使用CVD或溶胶-凝胶工艺形成包括添加剂的介电材料。所述添加剂的一个示例为双(三乙氧基硅基)乙烷。
中国专利（CN102544739A）公开了一种具有高介电常数的超材料，包括至少一个超材料片层，每个超材料片层包括基材和附着在基材上的多个人造微结构，所述人造微结构包括相互平行的第一金属线和第二金属线，还包括至少一个一端与所述第一金属线相连、另一端为自由端且朝向第二金属线的第一金属线分支；以及至少一个一端与所述第二金属线相连、另一端为自由端且朝向第一金属线的第二金属线分支，所述第一金属线分支和所述第二金属线分支依次交错分布。具有这种人造微结构的超材料的介电常数得到了大幅的提高。
发明内容
鉴于上述问题，本发明能使高温氮化处理工艺不仅具有稳定的氮含量，而且能有效的抑制硼等掺杂原子在栅介质中的扩散。
本发明解决技术问题所采用的技术方案为：
一种有效抑制掺杂原子在栅介质中扩散的方法，包括以下步骤：
步骤1、在基底上制备SiO2栅氧化层，并形成SiON栅氧化层；
步骤2、在1000～1200℃下并伴随纯惰性气体的氛围下对所述
SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；
步骤3、在400～800℃下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。
优选的，在步骤1中，通过快速热退火工艺和/或垂直炉管工艺制备所述SiO2栅氧化层。
优选的，所述快速热退火工艺具体包括原位水蒸气氧化法和/或快速热退火氧化法。
优选的，采用N2O和H2为反应气体进行所述原位水蒸气氧化法；或
采用O2和H2为反应气体进行所述原位水蒸气氧化法。
优选的，在步骤1中，通过去耦等离子体氮化工艺和/或远程等离子体氮化工艺形成所述SiON。
优选的，在步骤1中，以NO、N2O或NH3为原料，采用垂直扩散设备形成所述SiON。
优选的，在步骤2中，所述氮化处理的温度范围为1000-1200℃，反应时间范围为5～120sec。
优选的，所述纯惰性气体氛围包含氮气或氩气中的任意一种。
优选的，在步骤3中，所述氧化处理的温度范围为400-800℃，反应时间范围为5～120sec。
本发明的技术方案与传统的高温氮化处理工艺相比，采用本发明制备的SiON栅氧化层不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而能够有效的抑制硼等掺杂原子在栅介质中的扩散。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1本发明方法实施例的工艺步骤示意图；
图2本发明方法实施例的步骤1的基底结构示意图；
图3本发明方法实施例的步骤1的SiO2栅氧化层结构示意图；
图4本发明方法实施例的步骤1的SiON栅氧化层结构示意图；
图5本发明方法实施例的步骤2的结构示意图；
图6本发明方法实施例的步骤3的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，显然，所描述的实例仅仅是本发明一部分实例，而不是全部的实例。基于本发明汇总的实例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有实例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实例及实例中的特征可以相互自由组合。
本发明是一种抑制掺杂原子在栅介质中扩散的方法，包括以下步骤：
步骤S1、提供基底；
步骤S2、在所述基底上制备SiO2栅氧化层；
步骤S3、对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；
步骤S4、在高于1000℃并伴随纯惰性气体的氛围下对所述SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；
步骤S5、在低于800℃的氛围下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。
以下将结合附图对本发明的一个实例做具体阐释。
如图1所示的本发明的实例是一种有效抑制掺杂原子在栅介质中扩散的方法，包括以下步骤：
步骤S1、如图2所示，提供基底1，并进行清洗；
步骤S2、如图3所示，在所述基底1上制备SiO2栅氧化层2；具体为对基底1执行热氧化操作和热处理操作，以制备一层具有稳定和均匀的目标厚度的SiO2栅氧化层2；其中，所述热氧化和热处理操作包括快速热退火（Rapid Thermal Process，简称：RTP)工艺和/或垂直炉管（Furnace）工艺；所述快速热退火工艺进一步可以包括原位水蒸汽氧化法(In-Situ Steam Generation，简称：ISSG)和/或快速热退火氧化法（Rapid Thermal Oxidation，简称：RTO）；
步骤S3、如图4所示，对所述SiO2栅氧化层2进行氮3的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层4；具体为通过等离子体氮化技术对所述SiO2栅氧化层2进行氮3的注入，使SiO2中的部分氧原子由氮原子取代形成Si-N键，从而将所述SiO2栅氧化层2调整为具有一定氮浓度的SiON栅氧化层4，所述等离子体氮化技术包括：1.去耦等离子体氮化(Decoupled PlasmaNitridation，简称：DPN)；2.远程等离子体氮化(Remote PlasmaNitridation，简称：RPN)；3.快速热氮化（RTN）；4.垂直扩散设备的NO，N2O和NH3的氮化处理工艺，也就是垂直炉管（Furnace）工艺；
步骤S4、如图5所示，在高于1000℃并伴随纯惰性气体的氛围下对SiON栅氧化层4进行氮5化处理，以修复晶格损伤并形成稳定Si-N键，从而具有形成稳定的氮含量和介电常数的栅氧化层6；所述氮化处理的温度范围优选为1000℃-1200℃（如1000℃，1030℃，1060℃，1100℃，1200℃等），反应时间范围为5sec-120sec（如5sec，40sec，80sec，120sec等）；纯惰性气体氛围中的纯惰性气体为N2（氮气）或Ar（氩气）等惰性气体；
步骤S5、如图6所示，在低于800℃的氛围下对经过氮5化处理后的所述栅氧化层6进行氧7化处理，以修复SiO2/Si界面，形成新的栅氧化层8；其中，所述氧化处理的温度范围优选为400℃-800℃（如400℃,500℃，600℃，700℃，800℃等），反应时间范围为5sec-120sec（如5sec，40sec，80sec，120sec等）；所述氧化处理中的氧化气体为O2或者H2与O2的混合气体。
本发明主要对目前SiON栅氧化层制备过程中单一高温退火工艺的温度、气体氛围进行了优化。
由于栅极、SiO2栅介质和硅衬底之间存在杂质的浓度梯度，随着栅介质厚度的不断降低，栅极里掺入的硼等杂质在后续的高温工艺中会从栅极中扩散到硅衬底中或者固定在栅介质中，导致器件的阈值电压漂移，沟道载流子迁移率下降，亚阈斜率增大等，从而使器件性能下降；此外，硼扩散还会使应力作用下栅介质内电子俘获陷阱和界面态产生的速率增加，栅介质抗击穿性能下降，可靠性退化。因此在工艺中有效的抑制硼向SiO2栅介质和硅衬底的扩散，对提高栅介质可靠性和改善器件性能是非常重要和必要的。
本发明主要是对目前SiON栅氧化层制备过程中单一高温退火工艺的温度、气体氛围进行了优化。首先通过高温和纯惰性气体氮化处理工艺，以修复晶格损伤并形成稳定Si-N键，从而形成稳定的氮含量；然后在低温（400℃-800℃）的氛围下对SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。
本发明主要通过增加栅介质中的氮原子的含量来抑制硼等栅极掺杂原子在栅介质中的扩散。与传统的高温氮化处理工艺相比，采用本发明制备的SiON栅氧化层不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而能有效的抑制硼等掺杂原子在栅介质中的扩散。
本发明的核心是通过高温氮化处理和低温氧化工艺来提高栅氧化物的氮含量，并通过增加栅介质中的氮原子的含量来抑制硼等栅极掺杂原子在栅介质中的扩散。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所做出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种抑制掺杂原子在栅介质中扩散的方法，其特征在于，包括以下步骤：
步骤1，在基底上制备SiO2栅氧化层，并形成SiON栅氧化层；
步骤2，在1000～1200℃下并伴随纯惰性气体的氛围下对所述SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；
步骤3，在400～800℃下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。
2.如权利要求1所述的方法，其特征在于，在步骤1中，通过快速热退火工艺和/或垂直炉管工艺制备所述SiO2栅氧化层。
3.如权利要求2所述的方法，其特征在于，所述快速热退火工艺具体包括原位水蒸气氧化法和/或快速热退火氧化法。
4.如权利要求3所述的方法，其特征在于，采用N2O和H2为反应气体进行所述原位水蒸气氧化法；或
采用O2和H2为反应气体进行所述原位水蒸气氧化法。
5.如权利要求1所述的方法，其特征在于，在步骤1中，通过去耦等离子体氮化工艺和/或远程等离子体氮化工艺形成所述SiON。
6.如权利要求1所述的方法，其特征在于，在步骤1中，以NO、N2O或NH3为原料，采用垂直扩散设备形成所述SiON。
7.如权利要求1所述的方法，其特征在于，在步骤2中，所述氮化处理的温度范围为1000～1200℃,反应时间范围为5～120sec。
8.如权利要求1所述的方法，其特征在于，所述纯惰性气体氛围包含氮气或氩气中的任意一种。
9.如权利要求1所述的方法，其特征在于，在步骤3中，所述氧化处理的温度范围为400～800℃，反应时间范围为5～120sec。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410106564.3A CN103887161A (zh) | 2014-03-20 | 2014-03-20 | 一种抑制掺杂原子在栅介质中扩散的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410106564.3A CN103887161A (zh) | 2014-03-20 | 2014-03-20 | 一种抑制掺杂原子在栅介质中扩散的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103887161A true CN103887161A (zh) | 2014-06-25 |
Family
ID=50955999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410106564.3A Pending CN103887161A (zh) | 2014-03-20 | 2014-03-20 | 一种抑制掺杂原子在栅介质中扩散的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887161A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575785A (zh) * | 2014-10-09 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
| CN107305842A (zh) * | 2016-04-25 | 2017-10-31 | 联华电子股份有限公司 | 栅介电层的制造方法 |
| CN111769043A (zh) * | 2019-04-02 | 2020-10-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
| CN114864395A (zh) * | 2022-07-05 | 2022-08-05 | 北京屹唐半导体科技股份有限公司 | 控制氮掺杂深度分布的方法和半导体器件 |
| WO2022247271A1 (zh) * | 2021-05-27 | 2022-12-01 | 惠科股份有限公司 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922343A (ja) * | 1982-07-29 | 1984-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| US6037651A (en) * | 1995-05-10 | 2000-03-14 | Nec Corporation | Semiconductor device with multi-level structured insulator and fabrication method thereof |
| US20040175961A1 (en) * | 2002-06-12 | 2004-09-09 | Christopher Olsen | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics |
| TW200805497A (en) * | 2006-03-02 | 2008-01-16 | Applied Materials Inc | Method for forming silicon oxynitride materials |
| CN102427043A (zh) * | 2011-08-04 | 2012-04-25 | 上海华力微电子有限公司 | 一种改善pmos器件载流子迁移率的方法 |
-
2014
- 2014-03-20 CN CN201410106564.3A patent/CN103887161A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922343A (ja) * | 1982-07-29 | 1984-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| US6037651A (en) * | 1995-05-10 | 2000-03-14 | Nec Corporation | Semiconductor device with multi-level structured insulator and fabrication method thereof |
| US20040175961A1 (en) * | 2002-06-12 | 2004-09-09 | Christopher Olsen | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics |
| TW200805497A (en) * | 2006-03-02 | 2008-01-16 | Applied Materials Inc | Method for forming silicon oxynitride materials |
| CN102427043A (zh) * | 2011-08-04 | 2012-04-25 | 上海华力微电子有限公司 | 一种改善pmos器件载流子迁移率的方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575785A (zh) * | 2014-10-09 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
| CN107305842A (zh) * | 2016-04-25 | 2017-10-31 | 联华电子股份有限公司 | 栅介电层的制造方法 |
| CN107305842B (zh) * | 2016-04-25 | 2021-08-17 | 联华电子股份有限公司 | 栅介电层的制造方法 |
| CN111769043A (zh) * | 2019-04-02 | 2020-10-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
| CN111769043B (zh) * | 2019-04-02 | 2023-02-17 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
| WO2022247271A1 (zh) * | 2021-05-27 | 2022-12-01 | 惠科股份有限公司 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
| CN114864395A (zh) * | 2022-07-05 | 2022-08-05 | 北京屹唐半导体科技股份有限公司 | 控制氮掺杂深度分布的方法和半导体器件 |
| CN114864395B (zh) * | 2022-07-05 | 2022-09-23 | 北京屹唐半导体科技股份有限公司 | 控制氮掺杂深度分布的方法和半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| Ahn et al. | Furnace nitridation of thermal SiO/sub 2/in pure N/sub 2/O ambient for ULSI MOS applications | |
| KR100618815B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| US7429540B2 (en) | Silicon oxynitride gate dielectric formation using multiple annealing steps | |
| US8450221B2 (en) | Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls | |
| US20150017814A1 (en) | Method of forming gate oxide layer | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| US8470662B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN103887161A (zh) | 一种抑制掺杂原子在栅介质中扩散的方法 | |
| CN103903986A (zh) | 栅介质层的制作方法 | |
| CN106653589A (zh) | 高压低热预算高k后退火工艺 | |
| CN103855035A (zh) | 一种制备栅介质层的设备 | |
| CN103972070A (zh) | 栅氧化层的制造方法 | |
| KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| CN100487877C (zh) | 半导体器件的制造方法 | |
| CN104201098A (zh) | 栅介质氧化层的制备方法 | |
| CN103871955A (zh) | 一种栅介质等效氧化层厚度控制方法 | |
| WO2007106814A2 (en) | Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer | |
| CN103943475A (zh) | 一种提高栅氧化物介电常数的方法 | |
| CN103887162A (zh) | 一种高介电SiON栅介质的制备方法 | |
| US7682988B2 (en) | Thermal treatment of nitrided oxide to improve negative bias thermal instability | |
| Bai | High K Gate Stack for Sub-0.1 UM CMOS Technology | |
| KR20000056495A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100247904B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140625 |
|
| RJ01 | Rejection of invention patent application after publication |