CN114864395A - 控制氮掺杂深度分布的方法和半导体器件 - Google Patents
控制氮掺杂深度分布的方法和半导体器件 Download PDFInfo
- Publication number
- CN114864395A CN114864395A CN202210780263.3A CN202210780263A CN114864395A CN 114864395 A CN114864395 A CN 114864395A CN 202210780263 A CN202210780263 A CN 202210780263A CN 114864395 A CN114864395 A CN 114864395A
- Authority
- CN
- China
- Prior art keywords
- doping
- source power
- nitridation
- doping step
- plasma nitridation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910052757 nitrogen Inorganic materials 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 3
- 235000012431 wafers Nutrition 0.000 description 23
- 230000008569 process Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种控制氮掺杂深度分布的方法和半导体器件。所述控制氮掺杂深度分布的方法包括氧化步骤、氮化掺杂步骤和退火步骤；其中，所述氮化掺杂步骤包括源功率不同的第一等离子体氮化掺杂步骤和第二等离子体氮化掺杂步骤。根据本发明的控制氮掺杂深度分布的方法能够获得更宽的氮掺杂深度分布。
Description
技术领域
本发明涉及半导体处理技术领域，尤其涉及控制氮掺杂深度分布的方法和半导体器件。
背景技术
等离子体氮化掺杂是通过高频源射频将氮源（通常为N2）等离子体化后，利用含氮等离子体实现对薄膜（例如晶片表面的超薄氧化膜）的氮化掺杂处理。
氮化掺杂深度是等离子体氮化掺杂工艺的关键控制参数之一。常规的氮化掺杂工艺采用单个等离子体氮化掺杂步骤，通常通过调整等离子体氮化工艺中的气体流量、压强等参数，简单地调节硅氧化物层中氮分布的总量及深度，获得的氮化掺杂深度分布的峰值较窄，而且会对硅衬底造成一定损伤，工艺适应性较差。
发明内容
本发明提供了一种控制氮掺杂深度分布的方法以及半导体器件。
根据本发明的一方面，提供一种控制氮掺杂深度分布的方法，包括氧化步骤、氮化掺杂步骤和退火步骤；
其中，所述氮化掺杂步骤包括源功率不同的第一等离子体氮化掺杂步骤和第二等离子体氮化掺杂步骤。
根据一个优选实施方式，所述第一等离子体氮化掺杂步骤的源功率低于所述第二等离子体氮化掺杂步骤的源功率。
根据另一个优选实施方式，所述第一等离子体氮化掺杂步骤的第一边缘源功率为100-1500瓦，所述第二等离子体氮化掺杂步骤的第二边缘源功率为100-1500瓦，且所述第一边缘源功率小于所述第二边缘源功率。
根据又一个优选实施方式，所述第一等离子体氮化掺杂步骤的第一中心源功率为100-500瓦，所述第二等离子体氮化掺杂步骤的第二中心源功率为100-500瓦，且所述第一中心源功率小于所述第二中心源功率。
根据本发明的另一方面，提供一种半导体器件，包括经过上述控制氮掺杂深度分布的方法制得的工件。
根据本发明的技术方案解决了氮掺杂深度分布较窄的问题，可以更灵活地调节氮掺杂深度的分布宽度，并且可减轻氮元素对衬底的损伤。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本发明的限定。其中：
图1是根据本发明的控制氮掺杂深度分布的方法的工艺流程图；
图2是根据本发明实施例1和对比例1和2的方法处理晶片后的氮（N）掺杂深度分布图。
具体实施方式
以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
参见图1，根据本发明的控制氮掺杂深度分布的方法包括氧化步骤、氮化掺杂步骤和退火步骤。
上述氧化步骤包括将待处理工件（如半导体晶片）放置于热处理腔室中，在氧气或水蒸气等含氧气体（如O2）的氛围下，对晶片进行氧化处理，从而在晶片表面形成硅氧化物层，例如二氧化硅层。
根据一个具体实施方式，该氧化步骤可为将晶片在氧气氛围进行快速热处理工艺，在硅基晶片表面生长出一层薄的二氧化硅（SiO2）层。具体地，该氧化步骤的工艺条件可包括温度950-1100℃，优选1000℃，工艺时间5-30s，氧气流量1-5标准立方分米每分钟，优选2标准立方分米每分钟，氮气流量10-30标准立方分米每分钟，优选15-25标准立方分米每分钟，更优选23标准立方分米每分钟。
上述氮化掺杂步骤包括将经过氧化步骤表面具有氧化物膜层的晶片放置在等离子体腔室内，在氮等离子体的氛围下进行氮化掺杂处理，使得在氧化物膜层表面形成氮氧化物膜层，例如SiON层。
根据一个具体实施方式，该氮化掺杂步骤可包括依次进行的较低源功率的第一等离子体氮化掺杂步骤和较高源功率的第二等离子体氮化掺杂步骤。
本发明的第一等离子体氮化掺杂步骤和第二等离子体氮化掺杂步骤通过分别调节边缘区域的源功率（边缘源功率）和中心区域的源功率（中心源功率）来控制氮掺杂深度分布。更具体地，边缘源功率和中心源功率通过加载在处理腔室周围的边缘源线圈和中心源线圈上的功率来控制。
其中，第一等离子体氮化掺杂步骤的第一边缘源功率为100-1500瓦，第二等离子体氮化掺杂步骤的第二边缘源功率为100-1500瓦，且第一边缘源功率小于第二边缘源功率。
第一等离子体氮化掺杂步骤的第一中心源功率为100-500瓦，第二等离子体氮化掺杂步骤的第二中心源功率为100-500瓦，且第一中心源功率小于第二中心源功率。
具体地，第一等离子体氮化掺杂步骤在以下条件下进行：压力5-30毫托（优选10-25毫托，更优选18毫托），边缘源功率100-1500瓦（优选150-800瓦，更优选210-500瓦），中心源功率100-500瓦（优选150-350瓦），例如优选边缘源功率320瓦，中心源功率250瓦，更优选边缘源功率310瓦，中心源功率280瓦，氮气流量100-500标准立方厘米每分钟（优选150-320标准立方厘米每分钟，更优选180-260标准立方厘米每分钟），温度40-50℃（优选45℃）。该第一等离子体氮化掺杂步骤总体采用相对低的源功率，对晶片表面的二氧化硅膜层起到氮化预处理的作用。
第二等离子体氮化掺杂步骤在以下条件下进行：压力5-30毫托（优选10-25毫托），边缘源功率100-1500瓦（优选500-1350瓦，更优选750-1200瓦，例如800瓦，900瓦，1000瓦，1100瓦，1150瓦等），中心源功率100-500瓦（优选210-450瓦，更优选270瓦），氮气流量100-500标准立方厘米每分钟（优选150-320标准立方厘米每分钟，更优选180-260标准立方厘米每分钟），温度40-50℃（优选45℃）。该第二等离子体氮化掺杂步骤采用相对高的源功率，对经过第一等离子体氮化掺杂预处理之后的氧化物膜层进行进一步的氮化掺杂处理，在晶片的氧化物膜层上形成硅氮氧化物（SiON）层，使得峰值氮掺杂浓度的分布更宽，从而能够实现更宽的氮掺杂深度分布。
上述退火步骤包括将经过上述等离子体氮化掺杂步骤后的晶片放置于热处理腔室中，在950-1100℃（优选1050℃）的温度、10-30标准立方厘米每分钟（优选25标准立方厘米每分钟）的氮气流量下进行。
通过上述方法获得的晶片可具有氮掺杂深度分布更宽的二氧化硅表面，并且氮在二氧化硅膜层中的分布宽度可调节，能够减轻氮元素对硅衬底的损伤，满足不同的二氧化硅氮化掺杂的工艺要求。
根据本发明的另一方面，还提供根据上述方法获得的工件（即晶片）的半导体器件。
本发明方法的氧化步骤和退火步骤可在热处理腔室中进行，优选在可对晶片进行双面加热的快速热处理腔室中进行。该快速热处理腔室可采用屹唐半导体公司的HeliosIII平台通过双面加热的方法，达到高温氧化工艺温度以及所相应的均匀性要求，温度控制范围广，温度控制精度高、性能稳定。具体地，该快速热处理装置可如US 8575521B2中记载，通过设置见证结构，由辐射在见证结构上的辐射能量推断出辐射在待处理样品上的辐射能量，从而基于辐射在见证结构上的能量值可精确控制导向快速热处理腔室中的辐射能量的量和能量分布。
本发明方法的氮化掺杂步骤可在配备有法拉第屏蔽的电感耦合等离子体腔室中进行。具体地，该氮化掺杂步骤可利用屹唐半导体公司的paradigmE XP平台进行，该平台例如可如US 6551447B1中记载，其具有法拉第屏蔽ICP源和双天线设计，实现对离子能量和离子密度的独立控制和径向功率调节；反应腔内壁由高致密性、耐等离子体侵蚀材料构成，以实现良好的工艺重复性和生产率。
以下将参考实施例对本发明进行进一步说明，但本发明不限于此。
实施例
实施例1
按照以下步骤对硅基晶片进行处理：
氧化步骤：温度1000℃，工艺时间10s，氧气流量2标准立方分米每分钟，氮气流量23标准立方分米每分钟；
氮化掺杂步骤：
（1）第一等离子体氮化掺杂步骤：压力25毫托，边缘源功率210瓦，中心源功率350瓦，N2：500标准立方厘米每分钟，温度40℃；
（2）第二等离子体氮化掺杂步骤：压力5毫托，边缘源功率1500瓦，中心源功450瓦率，N2：500标准立方厘米每分钟，温度40℃；
退火步骤：温度1050℃，N2：25标准立方厘米每分钟。
在该实施例中，使用包括较低源功率的第一氮化掺杂步骤和较高源功率的第二氮化掺杂步骤的两步氮化掺杂步骤，对晶片的等离子体氮化掺杂处理的氮掺杂深度的分布进行控制。对处理后的晶片进行二次离子质谱(SIMS)表征，获得氮化掺杂深度的分布如图2#3所示。
对比例1
采用与实施例1相同的方法处理晶片，区别在于氮化掺杂步骤只采用第一氮化掺杂步骤。对处理后的晶片进行二次离子质谱(SIMS)表征，获得氮化掺杂深度的分布如图2 #1所示。
对比例2
采用与实施例1相同的方法处理晶片，区别在于氮化掺杂步骤只采用第二氮化掺杂步骤。对处理后的晶片进行二次离子质谱(SIMS)表征，获得氮化掺杂深度的分布如图2 #2所示。
从图2可以看到，采用单步等离子体氮化掺杂工艺的对比例1（只采用第一氮化掺杂步骤）和对比例2（只采用第二氮化掺杂步骤），氮化掺杂步骤的源功率不同，获得的氮深度分布的峰值分布不同；在两步等离子体氮化掺杂步骤的实施例1中，获得的氮掺杂深度分布的峰值更宽，且分布形态和对比例1和对比例2的单步氮化掺杂步骤相似，并且氮元素分布于二氧化硅膜层的表面。
对比例3
采用与实施例1相同的方法处理晶片，区别在于氮化掺杂步骤先采用第二氮化掺杂步骤，再采用第一氮化掺杂步骤。对处理后的晶片进行二次离子质谱(SIMS)表征，获得氮化掺杂深度的分布如图2 #4所示。
由图2可看出，根据本发明实施例1的#3曲线具有更平整更宽的掺杂深度分布峰，即根据本发明的不同源功率条件下的二步氮化掺杂方法可实现更宽的氮掺杂深度分布。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种控制氮掺杂深度分布的方法，其特征在于，包括氧化步骤、氮化掺杂步骤和退火步骤；
其中，所述氮化掺杂步骤包括源功率不同的第一等离子体氮化掺杂步骤和第二等离子体氮化掺杂步骤。
2.根据权利要求1所述的控制氮掺杂深度分布的方法，所述第一等离子体氮化掺杂步骤的源功率低于所述第二等离子体氮化掺杂步骤的源功率。
3.根据权利要求1或2所述的控制氮掺杂深度分布的方法，所述第一等离子体氮化掺杂步骤的第一边缘源功率为100-1500瓦，所述第二等离子体氮化掺杂步骤的第二边缘源功率为100-1500瓦，且所述第一边缘源功率小于所述第二边缘源功率。
4.根据权利要求1或2所述的控制氮掺杂深度分布的方法，所述第一等离子体氮化掺杂步骤的第一中心源功率为100-500瓦，所述第二等离子体氮化掺杂步骤的第二中心源功率为100-500瓦，且所述第一中心源功率小于所述第二中心源功率。
5.根据权利要求1或2所述的控制氮掺杂深度分布的方法，所述第一等离子体氮化掺杂步骤在以下条件下进行：压力5-30毫托，第一边缘源功率100-1500瓦，第一中心源功率100-500瓦，氮气流量100-500标准立方厘米每分钟，温度40-50℃。
6.根据权利要求1或2所述的控制氮掺杂深度分布的方法，所述第二等离子体氮化掺杂步骤在以下条件下进行：压力5-30毫托，第二边缘源功率100-1500瓦，第二中心源功率100-500瓦，氮气流量100-500标准立方厘米每分钟，温度40-50℃。
7.根据权利要求1或2所述的控制氮掺杂深度分布的方法，所述氧化步骤包括在氧气氛围下，使半导体晶片表面氧化形成硅氧化物层。
8.根据权利要求7所述的控制氮掺杂深度分布的方法，所述氧化步骤在以下条件下进行：氧气流量1-5标准立方分米每分钟，氮气流量10-30标准立方分米每分钟，温度950-1100℃。
9.根据权利要求1或2所述的控制氮掺杂深度分布的方法，所述退火步骤在以下条件下进行：氮气流量10-30标准立方厘米每分钟，温度950-1100℃。
10.一种半导体器件，包括经过权利要求1至9中任一项所述的控制氮掺杂深度分布的方法制备的工件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210780263.3A CN114864395B (zh) | 2022-07-05 | 2022-07-05 | 控制氮掺杂深度分布的方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210780263.3A CN114864395B (zh) | 2022-07-05 | 2022-07-05 | 控制氮掺杂深度分布的方法和半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114864395A true CN114864395A (zh) | 2022-08-05 |
| CN114864395B CN114864395B (zh) | 2022-09-23 |
Family
ID=82625616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210780263.3A Active CN114864395B (zh) | 2022-07-05 | 2022-07-05 | 控制氮掺杂深度分布的方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864395B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040242021A1 (en) * | 2003-05-28 | 2004-12-02 | Applied Materials, Inc. | Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy |
| US20060172554A1 (en) * | 2005-01-31 | 2006-08-03 | Yu-Ren Wang | Method of forming gate dielectric layer |
| CN1825542A (zh) * | 2005-02-21 | 2006-08-30 | 联华电子股份有限公司 | 形成栅介电层的方法 |
| CN1862776A (zh) * | 2005-05-12 | 2006-11-15 | 联华电子股份有限公司 | 制造掺杂氮的介电层的方法 |
| CN101620995A (zh) * | 2008-06-30 | 2010-01-06 | 中芯国际集成电路制造(北京)有限公司 | 栅极介质层及其制造方法、半导体器件及其制造方法 |
| US20130072028A1 (en) * | 2011-09-20 | 2013-03-21 | United Microelectronics Corp. | Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device |
| CN103887161A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种抑制掺杂原子在栅介质中扩散的方法 |
-
2022
- 2022-07-05 CN CN202210780263.3A patent/CN114864395B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040242021A1 (en) * | 2003-05-28 | 2004-12-02 | Applied Materials, Inc. | Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy |
| US20060172554A1 (en) * | 2005-01-31 | 2006-08-03 | Yu-Ren Wang | Method of forming gate dielectric layer |
| CN1825542A (zh) * | 2005-02-21 | 2006-08-30 | 联华电子股份有限公司 | 形成栅介电层的方法 |
| CN1862776A (zh) * | 2005-05-12 | 2006-11-15 | 联华电子股份有限公司 | 制造掺杂氮的介电层的方法 |
| CN101620995A (zh) * | 2008-06-30 | 2010-01-06 | 中芯国际集成电路制造(北京)有限公司 | 栅极介质层及其制造方法、半导体器件及其制造方法 |
| US20130072028A1 (en) * | 2011-09-20 | 2013-03-21 | United Microelectronics Corp. | Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device |
| CN103887161A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种抑制掺杂原子在栅介质中扩散的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114864395B (zh) | 2022-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7163877B2 (en) | Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing | |
| KR100978966B1 (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| KR102009923B1 (ko) | 질화 규소막의 처리 방법 및 질화 규소막의 형성 방법 | |
| JP4673063B2 (ja) | プラズマ処理装置 | |
| US8183165B2 (en) | Plasma processing method | |
| JP4795407B2 (ja) | 基板処理方法 | |
| KR101188574B1 (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
| KR101005953B1 (ko) | 절연막 형성 방법 | |
| US11384431B2 (en) | Substrate processing apparatus | |
| KR20090094033A (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
| KR20070112830A (ko) | 절연막의 제조 방법 및 반도체 장치의 제조 방법 | |
| KR20100017426A (ko) | 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치 | |
| KR100997839B1 (ko) | 마이크로파 플라즈마 처리 장치 및 천판 | |
| CN114864395B (zh) | 控制氮掺杂深度分布的方法和半导体器件 | |
| KR101270875B1 (ko) | 절연막의 개질 방법 | |
| JP2004175927A (ja) | 表面改質方法 | |
| JP4965849B2 (ja) | 絶縁膜形成方法およびコンピュータ記録媒体 | |
| KR20090089818A (ko) | 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템 | |
| JP2016058643A (ja) | プラズマエッチング方法 | |
| CN114724945A (zh) | 等离子体氮化掺杂方法和装置及半导体器件 | |
| US20230102051A1 (en) | Film forming method and film forming apparatus | |
| JP2016058644A (ja) | プラズマエッチング方法 | |
| KR20020072034A (ko) | 램프가열방식의 매엽식 장치를 이용한 반도체소자의산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |