JP4795407B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP4795407B2
JP4795407B2 JP2008222163A JP2008222163A JP4795407B2 JP 4795407 B2 JP4795407 B2 JP 4795407B2 JP 2008222163 A JP2008222163 A JP 2008222163A JP 2008222163 A JP2008222163 A JP 2008222163A JP 4795407 B2 JP4795407 B2 JP 4795407B2
Authority
JP
Japan
Prior art keywords
oxide film
film
nitrogen
substrate
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008222163A
Other languages
English (en)
Other versions
JP2008288620A (ja
Inventor
征嗣 松山
卓也 菅原
成則 尾▲崎▼
敏雄 中西
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008222163A priority Critical patent/JP4795407B2/ja
Publication of JP2008288620A publication Critical patent/JP2008288620A/ja
Application granted granted Critical
Publication of JP4795407B2 publication Critical patent/JP4795407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は一般に基板処理方法に係り、特にシリコン基板表面に形成された酸化膜の窒化方法に関する。
微細化技術の進展により、今日では０．１μｍを切るゲート長の超微細化半導体装置の製造が可能になりつつある。
かかる超微細化半導体装置において、ゲート長の短縮に伴って半導体装置の動作速度を向上させようとすると、ゲート絶縁膜の厚さをスケーリング則に従って減少させる必要がある。例えばゲート絶縁膜として従来の熱酸化膜を使った場合、ゲート絶縁膜の厚さを従来の１．７ｎｍ以下に減少させる必要がある。しかし、酸化膜の厚さをこのように減少させると、トンネル効果により酸化膜を通って流れるゲートリーク電流が増大してしまう。
このため、従来より、ゲート絶縁膜として従来のシリコン酸化膜の代わりにＴａ2Ｏ5あるいはＺｒＯ2などの高誘電体膜を使うことが検討されている。しかし、これらの高誘電体膜は半導体技術において従来から使われてきているシリコン酸化膜とは性質が大きく異なっており、これらの高誘電体膜をゲート絶縁膜として使うためには、解決しなければならない課題が数多く残っている。
これに対し、シリコン窒化膜は従来の半導体プロセスで使われてきた材料であり、しかもシリコン酸化膜の２倍の比誘電率を有するため、次世代の高速半導体装置のゲート絶縁膜として有望な材料である。
従来より、シリコン窒化膜は層間絶縁膜上にプラズマＣＶＤ法により形成されるのが一般的であった。しかし、このようなＣＶＤ窒化膜は一般にリーク電流が大きく、ゲート絶縁膜としては不適当であった。このため、従来より窒化膜をゲート絶縁膜に使う試みはなされていない。
これに対し、最近ではマイクロ波励起されたＡｒあるいはＫｒのような希ガスプラズマ中に窒素あるいは窒素と水素、あるいはＮＨ3ガスのような窒素を含んだガスを導入し、ＮラジカルあるいはＮＨラジカルを発生させ、シリコン酸化膜表面を窒化して酸窒化膜に変換する技術が提案されている。このようにして形成された酸窒化膜は、酸化膜換算膜厚が小さく、しかも熱酸化膜に匹敵する、あるいはそれを凌ぐリーク電流特性を有し、次世代高速半導体装置のゲート絶縁膜として有望であると考えられている。このようにして形成された酸窒化膜は化学的にも安定で、酸窒化膜上に高誘電体膜を形成した場合でも、前記酸窒化膜中を通って生じる高誘電体膜中の金属元素の拡散、およびかかる拡散による高誘電体膜とシリコン基板との間の反応を抑制することができる。また、シリコン基板表面をかかるマイクロ波プラズマにより直接に窒化する技術も提案されている。
ところで、従来酸化膜中に窒素を導入する方法として、窒素雰囲気中における熱処理や窒素イオンの注入が知られているが、このような方法では、導入された窒素原子は主としてシリコン基板と酸化膜との界面近傍に濃集することが知られている。その結果、このような従来の酸窒化膜をＭＯＳトランジスタのゲート絶縁膜に使った場合には、界面準位形成によるしきい値電圧の変動や、移動度の劣化などの問題が発生してしまう。
同様な理由から、ＮラジカルあるいはＮＨラジカル処理により形成された酸窒化膜の場合でも、膜中における窒素原子の分布を適切に制御しないと、所望の半導体装置の特性向上が得られないばかりか、かえって特性の劣化を引き起こしてしまう。
そこで、本発明は上記の問題点を解決した、新規で有用な基板処理方法を提供することを概括的課題とする。
本発明のより具体的な課題は、膜中における窒素原子の分布を最適化できる酸化膜の窒化方法を提供することにある。
本発明は、酸化膜を有するシリコン基板の前記酸化膜の厚さが１．６ｎｍ以上であるか否かを判定する工程と、前記判定の結果、前記酸化膜の厚さが１．６ｎｍ以上であるシリコン基板を処理容器内に準備する工程と、前記処理容器内にＡｒと窒素を供給して、該処理容器内にプラズマを形成する工程と、前記酸化膜を、前記プラズマ中において励起された窒素ラジカルあるいは窒素イオンに曝露し、前記酸化膜中に窒素原子を導入する工程と、を備え、前記酸化膜中に窒素原子を導入する工程は、前記処理容器内が５Ｐａ以上６０Ｐａ以下の処理圧力下で前記酸化膜を前記窒素ラジカル又は窒素イオンに曝露することにより、窒素を前記酸化膜に導入する基板処理方法を提供する。
本発明によれば、酸化膜をマイクロ波励起された窒素ラジカルで窒化処理する際に、酸化膜の初期膜厚に応じて処理圧を選択することにより、リーク電流特性をはじめとする最適な特性を有する酸窒化膜を得ることができる。
本発明のその他の課題および特徴は、以下に図面を参照しながら行う本発明の詳細な説明より明らかとなろう。
本発明によれば、酸化膜を、平面アンテナを介して導入されるマイクロ波によって励起された窒素ラジカルで窒化処理する際に、酸化膜の初期膜厚に応じて処理圧を選択することにより、リーク電流特性をはじめとする最適な特性を有する酸窒化膜を得ることができる。
本発明の発明者は、本発明の基礎となる研究において酸化膜を、Ａｒガスプラズマにより励起された窒素ラジカルにより窒化処理する実験を行っていたところ、膜中における窒素原子の分布が、窒化処理条件、特に処理圧力および処理時間により大きく変化することを見出した。
そこで、本発明は上記の知見に基づいて、膜中における窒素原子の分布を最適化できる酸化膜の窒化方法を提供することにある。
［第１実施例］
図１は、本発明で使われるプラズマ基板処理装置１０の概略的構成を示す。
図１を参照するに、プラズマ基板処理装置１０はプロセス空間１１Ａ中に被処理基板Ｗを保持する基板保持台１２が形成された処理容器１１を有し、処理容器１１は排気ポート１１Ｂにおいて排気される。
前記処理容器１１上には前記基板保持台１２上の被処理基板Ｗに対応して開口部が形成されており、前記開口部は、アルミナ等の低損失セラミックよりなる天板１３により塞がれている。さらに天板１３の下には、前記被処理基板Ｗに対面するように、ガス導入路とこれに連通する多数のノズル開口部とを形成された、ガスリング１４が形成されている。
前記天板１４はマイクロ波窓を形成し、前記天板１３の上部には、ラジアルラインスロットアンテナあるいはホーンアンテナ等の平面マイクロ波アンテナ１５が形成されている。
動作時には、前記処理容器１１内部の処理空間は前記排気ポート１１Ａを介して排気することにより所定の処理圧に設定され、前記ガスリング１４からＡｒやＫｒ等の不活性ガスと共に酸化ガスや窒化ガスが導入される。
さらに前記アンテナ１５から周波数が数ＧＨｚ、例えば２．４５ＧＨｚのマイクロ波を導入することにより、前記処理容器１１中において被処理基板Ｗの表面に高密度マイクロ波プラズマを励起する。プラズマを、アンテナを介して導入されたマイクロ波により励起することにより、図１の基板処理装置ではプラズマの電子温度が低く、被処理基板Ｗや処理容器１１内壁の損傷が回避できる。また、形成されたラジカルは被処理基板Ｗの表面に沿って径方向に流れ、速やかに排気されるため、ラジカルの再結合が抑制され、効率的で非常に一様な基板処理が、５５０℃以下の低温において可能になる。
図２Ａ〜２Ｃは、図１の基板処理装置１０を使った本発明の一実施例による基板処理プロセスを示す。
図２Ａを参照するに、シリコン基板２１を前記被処理基板Ｗとして前記基板処理装置１０の処理容器１１中に導入し、前記ガスリング１４からＫｒと酸素の混合ガスを導入し、これをマイクロ波プラズマ励起することにより原子状酸素Ｏ*を形成する。かかる原子状酸素Ｏ*により前記シリコン基板２１の表面を処理することにより、図２Ｂに示すように、シリコン基板２１の表面に厚さが１．６ｎｍのシリコン酸化膜２２を形成する。このようにして形成されたシリコン酸化膜２２は、４００℃程度の非常に低い基板温度で形成されたにもかかわらず、７００℃以上の高温で形成された熱酸化膜に匹敵するリーク電流特性を有する。あるいは、前記シリコン酸化膜２２は熱酸化膜であってもよい。
次に図２Ｃの工程において図１の基板処理装置１０において前記処理容器１１中にＡｒと窒素の混合ガスを供給し、基板温度を４００℃に設定してマイクロ波を供給することによりプラズマを励起する。
図２Ｃの工程では、処理容器１１の内圧を５〜７Ｐａに設定し、Ａｒガスを例えば１０００ＳＣＣＭの流量で、また窒素ガスを例えば４０ＳＣＣＭの流量で供給する。その結果、前記シリコン酸化膜２２の表面が窒化され、シリコン酸窒化膜２２Ａに変換される。
図３は、このように窒化処理された酸窒化膜２２Ａ中における、酸素原子および窒素原子の分布を示すＳＩＭＳプロファイルを示す。
図３を参照するに、酸窒化膜２２Ａとシリコン基板２１との界面は約１．６ｎｍの深さに位置しており、前記酸窒化膜２２Ａ中において窒素原子は膜厚方向中央部において濃度が最大になっているのがわかる。また図３の結果は、前記酸窒化膜２２Ａ中において前記窒素原子は膜表面およびその直下部分を除き、ほぼ全体に分布していることを示している。これは、前記酸窒化膜２２Ａとシリコン基板２１との界面近傍にも、実質的な量の窒素原子が存在することを意味する。
図３中には、前記図２Ｃの工程を同じ条件下、ただし処理圧を６０〜１３０Ｐａに変化させて行った場合の、前記酸窒化膜２２Ａ中における窒素原子の分布が破線でさらに示されている。
図３を再び参照するに、このように図２Ｃの窒化処理を高い処理圧で行った場合には、酸窒化膜２２Ａ中に取り込まれる窒素原子の数は処理圧が低い場合と比較して減少し、膜中の窒素濃度も減少する。特にこのように窒化処理を高い処理圧で行った場合には、酸窒化膜２２Ａとシリコン基板２１との界面近傍において窒素濃度は検出限界以下であり、殆ど存在していないのがわかる。
このように、図２Ｃの酸化膜の窒化処理工程を高い処理圧で行うことにより、前記酸窒化膜２２Ａ中における窒素原子の分布を浅い部分に限定することが可能になり、このような酸窒化膜２２Ａをゲート絶縁膜に使ったＭＯＳトランジスタにおいて、窒素原子が酸窒化膜２２Ａ中、シリコン基板２１との界面近傍に存在することによるキャリア移動度の低下やしきい値電圧の変動などの問題を解消することが可能になる。
図４は、図２Ｃの窒化処理を６０〜１３０Ｐａの高い処理圧で行った場合（破線）と５〜７Ｐａの低い処理圧で行った場合（実線）について、膜中における窒素原子の分布の時間変化を示す図である。
図４を参照するに、処理圧が高い場合、酸窒化膜２２Ａ中における窒素原子の侵入深さは限られており、従って６０Ｐａを超える高い処理圧での窒化処理は、非常に薄い、例えば膜厚が１ｎｍ以下の酸化膜の一部にのみ窒素を導入するのに適しているのに対し、処理圧が低い場合には、窒素原子は酸窒化膜全体に分布し、従って６０Ｐａ以下の低い処理圧での窒化処理は比較的厚い、例えば膜厚が１ｎｍを超える酸化膜を一様に窒化するのに適していることがわかる。
図３，４の結果は、図２Ｃの窒化処理の際に処理圧を高くすると電子温度が下がるためプラズマ中で形成された窒素イオンが基板方向に加速されにくく、基板に到達する前に失活してしまうため基板を窒化する確率が低くなるのに対し、処理圧を低く設定した場合は電子温度が上がるために窒素イオンが基板方向に加速され、活性の状態で基板に到達しやすくなるために窒化が行われやすくなる事情を反映しているものと考えられる。
図５は、本発明方法で形成された酸窒化膜をゲート絶縁膜に用いたｎ型ＭＯＳキャパシタのリーク特性を示す。酸窒化膜の形成方法としては、膜厚が1.6nmの酸化膜に対して図２Ｃの窒化処理を６０〜１３０Ｐａの高い処理圧で様々な時間行った場合と、５〜７Ｐａの低い処理圧で様々な時間行った場合の二通りの方法が用いられている。縦軸はゲート電圧−１．８Ｖにおけるゲートリーク電流密度Ｊgを示し、横軸は酸化膜換算膜厚Ｔoxを示す。
ただし図５中、破線は高い処理圧での結果を、実線は低い処理圧での結果を示す。
図５を参照するに、前記低い処理圧で図２Ｃの窒化処理を行った場合、酸化膜中に窒素原子が侵入することで酸化膜換算膜厚Ｔｏｘがほぼ１．４ｎｍまで減少し、しかもリーク電流の増加が抑制されるが、窒化処理を長く継続すると図中に×で示すポイントにおいてターンアラウンド現象が生じ、リーク電流が減少を開始するとともに、酸化換算膜厚Ｔｏｘが増加をはじめる。これは酸窒化膜１２Ａ形成の際の酸化膜１２中への大規模な窒素原子の侵入に伴い、膜中の酸素原子がシリコン基板中に侵入を開始し、結果的に酸窒化膜１２Ａの物理的な膜厚が増大してしまうことによるものと考えられる。このようなシリコン基板中への酸素原子の侵入は、酸窒化膜１２Ａとシリコン基板１２との間の界面を劣化させる。図２Ｃの工程において酸化膜１２中に窒素を導入して酸窒化膜１２Ａを形成する場合には、前記ターンアラウンドポイント直前の状態を実現することにより、酸窒化膜１２Ａの膜質を損なうことなく、その酸化膜換算膜厚Ｔｏｘを最小化することが可能になる。
一方、前記図２Ｃの窒化処理を高い処理圧で実行した場合には、膜中に取り込まれる窒素原子の量が少ないため、図５中に破線で示すように酸化膜換算膜厚の減少はわずかであるが、酸化膜換算膜厚の減少に伴うリーク電流の増加はさらに抑制される。すなわち、図５中、破線で示すカーブの勾配は、実線で示すカーブの勾配よりも緩くなっている。
そこで、図６に示すように許容されるリーク電流の値を−１．８Ｖ電圧印加時において１Ａ／ｃｍ2とすると、図２Ｂの状態での酸化膜の膜厚、すなわち矢印Ａで示す初期膜厚が例えば１．４５ｎｍ以下である場合、５〜７Ｐａでの窒化処理により窒素原子を導入した場合には、リーク電流値が前記許容範囲を超えてしまうのがわかる。
図６の例では、矢印Ｂで示す酸化膜１２の初期膜厚が約１．６ｎｍである場合にターンアラウンドポイント直前でのリーク電流密度が、前記窒化処理を５〜７Ｐａの低圧で行った場合に許容限界値とほぼ等しい値になっている。このことから、前記酸化膜１２の初期膜厚が約１．６ｎｍ以下の場合は、前記窒化処理を５〜７Ｐａの低圧で行った場合にはリーク電流が前記許容値を超えてしまい、前記窒化処理はこのような低い処理圧ではなく６０〜１３０Ｐａの高い処理圧で行うのが好ましいと結論される。
前記窒化処理を６０〜１３０Ｐａの圧力範囲で実行した場合には、換算膜厚の減少に伴うリーク電流増大の割合が小さいため、初期膜厚が１．６ｎｍ未満であってもリーク電流値が１Ａ／ｃｍ2以下の要件を満足することができる。
一方、前記酸化膜の初期膜厚が１．６ｎｍを超えている場合には、図２Ｃの窒化処理工程において処理圧を３０Ｐａよりも低く、好ましくは５〜７Ｐａの範囲に設定するのが好ましい。
このように、酸化膜の窒化処理の際、本発明によれば酸化膜の初期膜厚の値に応じて窒化処理の際の処理圧を選択することにより、得られる酸窒化膜のリーク電流値を所望の許容範囲内に収めることが可能になる。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明で使われるマイクロ波プラズマ基板処理装置の構成を示す図である。 （Ａ）〜（Ｃ）は図１の基板処理装置を使って実行されるシリコン基板の酸化処理および酸化膜の窒化処理を示す図である。 本発明の一実施例で得られた酸窒化膜中における窒素原子の分布を示す図である。 図３の酸窒化膜中における窒素原子の分布の時間変化を示す図である。 本実施例における酸化膜の窒化処理に伴うリーク電流と酸化膜換算膜厚との関係を示す図である。 本実施例における酸化膜の窒化処理に伴うリーク電流と酸化膜換算膜厚との関係を示す別の図である。

Claims (4)

  1. 酸化膜を有するシリコン基板の前記酸化膜の厚さが１．６ｎｍ以上であるか否かを判定する工程と、
    前記判定の結果、前記酸化膜の厚さが１．６ｎｍ以上であるシリコン基板を処理容器内に準備する工程と、
    前記処理容器内にＡｒと窒素を供給して、該処理容器内にプラズマを形成する工程と、
    前記酸化膜を、前記プラズマ中において励起された窒素ラジカルあるいは窒素イオンに曝露し、前記酸化膜中に窒素原子を導入する工程と、を備え、
    前記酸化膜中に窒素原子を導入する工程は、前記処理容器内が５Ｐａ以上６０Ｐａ以下の処理圧力下で前記酸化膜を前記窒素ラジカル又は窒素イオンに曝露することにより、窒素を前記酸化膜に導入することを特徴とする基板処理方法。
  2. 前記窒素を導入する工程は、前記処理圧力が５Ｐａ以上３０Ｐａ以下で実行されることを特徴とする請求項１記載の基板処理方法。
  3. 前記窒素を導入する工程は、前記シリコン基板の温度が５５０℃以下で実行されることを特徴とする請求項１または２記載の基板処理方法。
  4. 前記プラズマは、平面アンテナによりマイクロ波を供給して前記酸化膜上に生成されることを特徴とする請求項１〜３のうち、いずれか一項記載の基板処理方法。
JP2008222163A 2002-05-16 2008-08-29 基板処理方法 Expired - Fee Related JP4795407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008222163A JP4795407B2 (ja) 2002-05-16 2008-08-29 基板処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002141654 2002-05-16
JP2002141654 2002-05-16
JP2008222163A JP4795407B2 (ja) 2002-05-16 2008-08-29 基板処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004506074A Division JP4256340B2 (ja) 2002-05-16 2003-05-15 基板処理方法

Publications (2)

Publication Number Publication Date
JP2008288620A JP2008288620A (ja) 2008-11-27
JP4795407B2 true JP4795407B2 (ja) 2011-10-19

Family

ID=29544952

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004506074A Expired - Fee Related JP4256340B2 (ja) 2002-05-16 2003-05-15 基板処理方法
JP2008222163A Expired - Fee Related JP4795407B2 (ja) 2002-05-16 2008-08-29 基板処理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004506074A Expired - Fee Related JP4256340B2 (ja) 2002-05-16 2003-05-15 基板処理方法

Country Status (5)

Country Link
US (3) US7232772B2 (ja)
JP (2) JP4256340B2 (ja)
AU (1) AU2003231516A1 (ja)
TW (1) TW200405582A (ja)
WO (1) WO2003098678A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) * 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4408653B2 (ja) * 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
CN1926670B (zh) 2004-03-03 2011-05-18 东京毅力科创株式会社 等离子体处理方法
JP2006245528A (ja) * 2005-02-01 2006-09-14 Tohoku Univ 誘電体膜及びその形成方法
JP2006253311A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
JP4974585B2 (ja) * 2006-05-17 2012-07-11 東京エレクトロン株式会社 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
WO2010117703A2 (en) * 2009-03-31 2010-10-14 Applied Materials, Inc. Method of selective nitridation
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US9054048B2 (en) 2011-07-05 2015-06-09 Applied Materials, Inc. NH3 containing plasma nitridation of a layer on a substrate
US20130341692A1 (en) * 2012-06-22 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Novel [N] Profile in Si-Ox Interface for CMOS Image Sensor Performance Improvement
EP3113224B1 (en) * 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
WO2017205427A1 (en) 2016-05-26 2017-11-30 Kurion, Inc. System for storage container with removable shield panels
US9786603B1 (en) 2016-09-22 2017-10-10 International Business Machines Corporation Surface nitridation in metal interconnects

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356117B2 (ja) * 1997-01-29 2009-11-04 財団法人国際科学振興財団 プラズマ装置
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP3838397B2 (ja) * 1997-12-02 2006-10-25 忠弘 大見 半導体製造方法
US6450116B1 (en) * 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
JP2000332009A (ja) 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2001015507A (ja) * 1999-06-30 2001-01-19 Toshiba Corp シリコン酸化窒化膜の形成方法
US6372291B1 (en) * 1999-12-23 2002-04-16 Applied Materials, Inc. In situ deposition and integration of silicon nitride in a high density plasma reactor
JP3437832B2 (ja) 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4222707B2 (ja) 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP2002151684A (ja) * 2000-11-09 2002-05-24 Nec Corp 半導体装置及びその製造方法
CN101399198A (zh) 2001-01-22 2009-04-01 东京毅力科创株式会社 电子器件材料的制造方法
KR100639147B1 (ko) 2001-01-25 2006-10-31 동경 엘렉트론 주식회사 플라즈마 처리 방법
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
TW557514B (en) * 2001-08-02 2003-10-11 Tokyo Electron Ltd Method for processing a substrate and material for electronic devices
JP2003068850A (ja) 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
JP4090225B2 (ja) 2001-08-29 2008-05-28 東京エレクトロン株式会社 半導体装置の製造方法、及び、基板処理方法
JP4147017B2 (ja) 2001-10-19 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ基板処理装置
JP4048048B2 (ja) 2001-12-18 2008-02-13 東京エレクトロン株式会社 基板処理方法
KR20060118620A (ko) 2001-12-26 2006-11-23 동경 엘렉트론 주식회사 기판 처리 방법 및 반도체 장치의 제조 방법
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP2004047599A (ja) * 2002-07-10 2004-02-12 Renesas Technology Corp 半導体装置およびその製造方法
JP2004079729A (ja) * 2002-08-15 2004-03-11 Renesas Technology Corp 半導体装置
JP2004152929A (ja) * 2002-10-30 2004-05-27 Nec Electronics Corp 半導体装置及びその製造方法
JP4694108B2 (ja) 2003-05-23 2011-06-08 東京エレクトロン株式会社 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP4408653B2 (ja) 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US7429539B2 (en) 2008-09-30
JPWO2003098678A1 (ja) 2005-09-22
US20050176223A1 (en) 2005-08-11
US20090035950A1 (en) 2009-02-05
TW200405582A (en) 2004-04-01
JP4256340B2 (ja) 2009-04-22
AU2003231516A1 (en) 2003-12-02
JP2008288620A (ja) 2008-11-27
WO2003098678A1 (fr) 2003-11-27
TWI325184B (ja) 2010-05-21
US7232772B2 (en) 2007-06-19
US20070134895A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
JP4795407B2 (ja) 基板処理方法
JP4926219B2 (ja) 電子デバイス材料の製造方法
KR100645306B1 (ko) 기판 처리 방법
JP5072837B2 (ja) プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法
JP4895803B2 (ja) 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法
KR100874517B1 (ko) 플라즈마 처리 방법
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
JPWO2006046634A1 (ja) ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
WO2006106667A1 (ja) 絶縁膜の製造方法および半導体装置の製造方法
EP1598859A1 (en) Substrate processing method
JP2006245528A (ja) 誘電体膜及びその形成方法
US6780788B2 (en) Methods for improving within-wafer uniformity of gate oxide
JP2003188172A (ja) 基板処理方法
JP2005235792A (ja) 基板処理方法
JP2008166840A (ja) 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット
KR20080061286A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110727

R150 Certificate of patent or registration of utility model

Ref document number: 4795407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees