JP2003188172A - 基板処理方法 - Google Patents

基板処理方法

Info

Publication number
JP2003188172A
JP2003188172A JP2001385108A JP2001385108A JP2003188172A JP 2003188172 A JP2003188172 A JP 2003188172A JP 2001385108 A JP2001385108 A JP 2001385108A JP 2001385108 A JP2001385108 A JP 2001385108A JP 2003188172 A JP2003188172 A JP 2003188172A
Authority
JP
Japan
Prior art keywords
treatment
nitriding
substrate processing
processing method
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001385108A
Other languages
English (en)
Other versions
JP4048048B2 (ja
Inventor
Takuya Sugawara
卓也 菅原
Seiji Matsuyama
征嗣 松山
Masaru Sasaki
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001385108A priority Critical patent/JP4048048B2/ja
Priority to PCT/JP2002/013134 priority patent/WO2003052810A1/ja
Priority to AU2002357591A priority patent/AU2002357591A1/en
Priority to TW91136459A priority patent/TW200301311A/zh
Publication of JP2003188172A publication Critical patent/JP2003188172A/ja
Priority to US11/076,282 priority patent/US7517751B2/en
Application granted granted Critical
Publication of JP4048048B2 publication Critical patent/JP4048048B2/ja
Priority to US12/392,630 priority patent/US20090163036A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板表面に形成された酸化膜をプラ
ズマ窒化処理により窒化し、酸窒化膜に変換する際に、
窒化処理に伴って生じる酸化による膜厚増大を抑制す
る。 【解決手段】 シリコン基板表面に酸化膜を形成した
後、窒化処理までの間に、窒化処理を行う環境あるいは
被処理基板表面から、酸素をパージにより排除する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般に基板処理技術
に係り、特に基板上に高誘電体膜を形成する基板処理方
法に関する。
【0002】微細化技術の進展により、今日では0.1
μmを切るゲート長のMOSトランジスタを持つ超微細
加工半導体デバイスの製造が可能になりつつある。
【0003】かかる超微細加工半導体デバイスにおい
て、MOSトランジスタのゲート長の短縮に伴って半導
体デバイスの動作速度を向上させようとすると、ゲート
絶縁膜の厚さをスケーリング則に従って減少させる必要
がある。例えばゲート絶縁膜として従来のシリコン酸化
膜を使った場合、ゲート絶縁膜の厚さを従来の1.7n
m以下に減少させる必要がある。しかし、酸化膜の厚さ
をこのように減少させると、トンネル効果により酸化膜
を通って流れるゲートリーク電流が増大してしまう。
【0004】このため、従来より、ゲート絶縁膜として
従来のシリコン酸化膜の代わりにTa25あるいはZr
2などの高誘電体膜を使うことが検討されている。し
かし、これらの高誘電体膜は半導体技術において従来か
ら使われてきているシリコン酸化膜とは性質が大きく異
なっており、これらの高誘電体膜をゲート絶縁膜として
使うためには、解決しなければならない課題が数多く残
っている。
【0005】これに対し、シリコン窒化膜は従来の半導
体プロセスで使われてきた材料であり、しかもシリコン
酸化膜の2倍の比誘電率を有するため、またゲート電極
中のドーパント元素のシリコン基板中への拡散を効果的
に阻止できることからも、次世代の高速半導体デバイス
のゲート絶縁膜として有望な材料と考えられている。
【0006】
【従来の技術】従来より、シリコン窒化膜はプラズマC
VD法により形成されるのが一般的であった。しかし、
このようなCVD窒化膜は一般にリーク電流が大きく、
ゲート絶縁膜としては不適当であった。このため、従来
より窒化膜をゲート絶縁膜に使う試みはなされていな
い。
【0007】これに対し、最近ではマイクロ波励起され
たAr,KrあるいはHeのような希ガスプラズマ中に
窒素ガスあるいは窒素ガスと水素ガス、あるいはNH3
のような窒素を含んだガスを導入し、Nラジカルあるい
はNHラジカルを発生させ、シリコン酸化膜表面を酸窒
化膜に変換する技術が提案されている。このようにして
形成された酸窒化膜は界面準位が少なく、シリコン熱酸
化膜に匹敵する、あるいはそれを凌ぐリーク電流特性を
有し、次世代高速半導体デバイスのゲート絶縁膜として
有望であると考えられている。また、シリコン基板表面
をかかるマイクロ波プラズマにより直接に窒化する技
術、および上記希ガスプラズマ中に酸素を含んだガスを
導入し、直接に酸化するラジカル酸化技術も提案されて
いる。
【0008】
【発明が解決しようとする課題】一方、同一の装置でシ
リコン基板表面の酸化処理に引き続いてラジカル窒化処
理を行った場合、酸化処理やその他の処理の際に導入さ
れた酸素が処理雰囲気中に残留していると、窒化処理と
同時に酸化が進行し、結果的に、窒化処理で形成される
ゲート絶縁膜の膜厚が増大してしまう問題が生じる。こ
のようなゲート絶縁膜の増膜が生じると、所望のスケー
リング側に従った半導体デバイスの動作速度の向上が得
られない。このゲート絶縁膜の増膜の問題は、導入され
た窒素原子を膜厚方向に十分に拡散させるために窒化処
理を長時間行った場合に特に顕著になる。
【0009】酸化処理と窒化処理を別々の装置で実行す
る場合には、基板を酸化処理装置から窒化処理装置へと
搬送する際に吸着した水分によっても、同様な酸化によ
るゲート絶縁膜の増膜の問題が生じる。
【0010】そこで、本発明は上記の課題を解決した、
新規で有用な基板処理装置および処理方法を提供するこ
とを概括的課題とする。
【0011】本発明のより具体的な課題は、シリコン基
板表面の酸化処理に引き続いて形成された酸化膜の窒化
処理を行う際に、窒化処理に伴い形成される酸窒化膜の
増膜を抑制できる基板処理方法および基板処理装置を提
供することにある。
【0012】
【課題を解決するための手段】本発明は上記の課題を、
請求項1に記載したように、シリコン基板表面を酸化処
理することにより、酸化膜を形成する工程と、前記酸化
膜を窒化処理することにより、酸窒化膜を形成する工程
とを含むことを特徴とする基板処理方法であって、前記
酸化処理工程の後、前記窒化処理工程の前に、前記窒化
処理が行われる環境から、酸素を排除する工程を含むこ
とを特徴とする基板処理方法により、または請求項2に
記載したように、前記酸化処理はバッチ処理により行わ
れ、前記窒化処理は枚葉処理により行われ、前記酸素を
排除する工程は、加熱処理により実行されることを特徴
とする請求項1記載の基板処理方法により、または請求
項3に記載したように、前記加熱処理は、前記窒化処理
を行う処理装置内において実行されることを特徴とする
請求項2記載の基板処理方法により、または請求項4に
記載したように、前記加熱処理は、前記窒化処理を行う
処理装置とは別の処理装置において実行されることを特
徴とする請求項2記載の基板処理方法により、または請
求項5に記載したように、前記酸化処理はバッチ処理に
より行われ、前記窒化処理は枚葉処理により行われ、前
記酸素を排除する工程は、プラズマ処理により実行され
ることを特徴とする請求項1記載の基板処理方法によ
り、または請求項6に記載したように、前記プラズマ処
理は、前記窒化処理を行う処理装置内において実行され
ることを特徴とする請求項5記載の基板処理方法によ
り、または請求項7に記載したように、前記プラズマ処
理は、前記窒化処理を行う処理装置とは別の処理装置に
おいて実行されることを特徴とする請求項5記載の基板
処理方法により、または請求項8に記載したように、前
記窒化処理は、マイクロ波ラジカル処理により実行され
ることを特徴とする請求項2〜7のうち、いずれか一項
記載の基板処理方法により、または請求項9に記載した
ように、前記酸化処理は、第1の枚葉処理装置中におい
て行われ、前記窒化処理は第2の枚葉処理装置中におい
て行われ、前記酸素を排除する工程は、加熱処理および
プラズマ処理により実行されることを特徴とする請求項
1記載の基板処理方法により、または請求項10に記載
したように、前記加熱処理およびプラズマ処理は、前記
第2の枚葉処理装置内において実行されることを特徴と
する請求項9記載の基板処理方法により、または請求項
11に記載したように、前記加熱処理およびプラズマ処
理は、前記第2の枚葉処理装置とは別の処理装置におい
て実行されることを特徴とする請求項9記載の基板処理
方法により、または請求項12に記載したように、前記
酸化処理および窒化処理は、マイクロ波ラジカル処理に
より実行されることを特徴とする請求項9〜11のう
ち、いずれか一項記載の基板処理方法により、または請
求項13に記載したように、前記酸化処理および窒化処
理は単一の枚葉処理装置中において、マイクロ波プラズ
マ処理により順次行われ、前記酸素を排除する工程は、
前記酸化処理のマイクロ波プラズマ処理終了後、前記窒
化処理のマイクロ波プラズマ処理開始までの間、前記枚
葉処理装置の処理容器中を連続して排気する工程により
実行されることを特徴とする請求項1記載の基板処理方
法により、または請求項14に記載したように、前記酸
素を排除する工程は、前記処理容器中を連続して排気す
る際に、前記処理容器中に窒素ガスを供給しながら実行
されることを特徴とする請求項13記載の基板処理方法
により、または請求項15に記載したように、前記酸素
を排除する工程は、さらに前記基板を、前記枚葉処理装
置に結合された別の装置に搬送した状態で実行されるこ
とを特徴とする請求項13または14記載の基板処理方
法により、または請求項16に記載したように、前記酸
素を除去する工程は、前記連続排気工程の間、前記処理
容器中に窒素ガスを繰り返し断続的に供給する工程を含
むことを特徴とする請求項13〜15のうち、いずれか
一項記載の基板処理方法により、または請求項17に記
載したように、前記酸化処理は第1のマイクロ波プラズ
マにより実行され、前記窒化処理は第2のマイクロ波プ
ラズマにより実行され、前記酸化処理の終了後、前記第
1のマイクロ波プラズマを停止し、前記窒化処理の際に
前記第2のマイクロ波プラズマを点火することを特徴と
する請求項13〜16のうち、いずれか一項記載の基板
処理方法により、または請求項18に記載したように、
前記酸化処理および前記窒化処理は連続したプラズマ処
理により、それぞれ酸素および窒素を供給することによ
り実行され、前記酸化処理の際には、酸化処理終了前に
酸素の供給を遮断することを特徴とする請求項13記載
の基板処理方法により、解決する。
【0013】
【発明の実施の形態】[第1実施例]図1は、本発明で
使われるプラズマ基板処理装置10の概略的構成を示
す。
【0014】図1を参照するに、プラズマ基板処理装置
10は被処理基板Wを保持する基板保持台12が形成さ
れた処理容器11を有し、処理容器11は排気ポート1
1Aにおいて排気される。前記基板保持台12中には、
ヒータなどの基板温度制御機構12aが形成されてい
る。
【0015】前記処理容器11上には前記基板保持台1
2上の被処理基板Wに対応して開口部が形成されてお
り、前記開口部は、アルミナ等の低損失セラミックより
なるカバープレート13により塞がれている。さらにカ
バープレート13の下には、前記被処理基板Wに対面す
るように、ガス導入路とこれに連通する多数のノズル開
口部とを形成された、アルミナ等の低損失セラミックよ
りなるシャワープレート14が形成されている。
【0016】前記シャワープレート13およびカバープ
レート14はマイクロ波窓を形成し、前記カバープレー
ト14の外側には、ラジアルラインスロットアンテナあ
るいはホーンアンテナ等のマイクロ波アンテナ15が形
成されている。
【0017】動作時には、前記処理容器11内部の処理
空間は前記排気ポート11Aを介して排気することによ
り所定の処理圧に設定され、前記シャワープレート14
からArやKr等の希ガスと共に酸化ガスや窒化ガスが
導入される。
【0018】さらに前記アンテナ15から周波数が数G
Hzのマイクロ波を導入することにより、前記処理容器
11中において被処理基板Wの表面に高密度マイクロ波
プラズマを励起する。プラズマをマイクロ波により励起
することにより、図1の基板処理装置ではプラズマの電
子温度が低く、被処理基板Wや処理容器11内壁の損傷
が回避できる。また、形成されたラジカルは被処理基板
Wの表面に沿って径方向に流れ、速やかに排気されるた
め、ラジカルの再結合が抑制され、効率的で非常に一様
な基板処理が、550℃以下の低温において可能にな
る。
【0019】図2は、図1の基板処理装置10を使って
シリコン基板表面を酸化処理し、得られたプラズマ酸化
膜を引き続き窒化処理して酸窒化膜を形成した場合の、
膜中における酸素原子と窒素原子のSIMSプロファイ
ルを示す。ただし図2の実験は、前記図1の基板処理装
置10において処理容器11中にArガスと酸素ガスを
それぞれ1000SCCMおよび20SCCMの流量で
供給し、1.33×101Pa程度の圧力下、400℃
の基板温度において2.45GHzのマイクロ波を15
00Wの電力で供給して約6nmの厚さに形成した酸化
膜についてなされたものであり、窒化処理はArガスお
よび窒素ガスをそれぞれ1000SCCMおよび20S
CCMの流量で供給し、1.33×101Pa程度の圧
力下、400℃の基板温度において前記マイクロ波を1
500Wの電力で供給することで行っている。
【0020】図2を参照するに、酸化膜表面近傍に窒素
の濃集領域が形成されており、このような窒素濃集領域
から酸化膜内部に窒素原子が拡散しているのがわかる。
このような酸化膜中に窒素原子が拡散して形成された酸
窒化膜では、窒素濃集領域と酸化膜との間に界面が形成
されることはなく、従って界面準位のようなトラップと
して作用する欠陥が形成されることもない。
【0021】図2では、また窒化時間を変化させた場合
の窒素原子および酸素原子の濃度分布が示されている
が、図2よりわかるように窒化時間が長くなると膜中の
酸素濃度も同時に増大しているのがわかる。これは、酸
素がシリコン基板内部に侵入することで酸化膜に増膜が
生じていることを意味する。このような酸化膜の増大を
もたらす酸素は、処理容器11やガス供給ラインの内壁
に付着した酸素分子、あるいは基板表面に付着した水分
に起因するものであると考えられる。
【0022】図3(A)〜(C)は前記図1の基板処理
装置10において、酸化と窒化を行われた場合の窒化処
理の際にこのような酸化膜の増膜が生じるメカニズム、
およびこのような酸化膜の増膜を抑制する本発明の第1
実施例による基板処理方法を示す。ただし図3(A)は
酸化処理および窒化処理の際における処理容器11中の
プラズマ点灯シーケンスを、図3(B)は前記処理容器
11中における酸素濃度変化を、さらに図3(C)は同
じ処理容器11中における窒素濃度変化を示す。
【0023】図3(A)を参照するに、前記酸化処理お
よび窒化処理の各々において前記処理容器11中にはA
rプラズマA,Bが励起され、酸化処理の際にはさらに
前記処理容器11中に酸素ガスが、また窒化処理の際に
は窒素ガスが図3(B),(C)に示すように導入され
る。また酸化処理が終了するとプラズマAは消灯され、
また酸素ガスの供給が遮断される。同様に窒化処理が終
了すると点灯されていたプラズマBは消灯され、窒素ガ
スの供給が遮断される。
【0024】特に酸化処理が終了したタイミングにおい
ては、酸素ガスの供給を遮断した後も処理容器の器壁や
ガス供給ラインに付着していた酸素分子が徐々に放出さ
れ、図3(B)に示すように前記処理容器11中におけ
る酸素濃度プロファイルにテイルが生じてしまう。
【0025】そこで酸素ガスの供給を遮断した直後に窒
素ガスを処理容器11中に導入し、さらにプラズマを点
灯した場合には、処理容器11中に残留していた酸素が
活性化されてしまい、その結果生じた酸素ラジカルによ
りシリコン基板の酸化が、酸化膜の窒化と平行してさら
に進行するものと考えられる。
【0026】この問題を解決するために、本実施例では
図3(A)に示すように窒化処理の際のプラズマの点灯
を、酸化処理の終了に伴うプラズマの消灯から1〜60
0秒間程度遅らせ、また酸素ガス供給を遮断した直後に
窒素ガスをArガスとともに処理容器11中に導入す
る。その結果、前記処理容器11の内部はプラズマが再
び点灯するまでの間、このようにして導入されたArガ
スおよび窒素ガスによりパージされる。このように、酸
化処理の後、前記処理容器11内部を窒素ガスによりパ
ージすることにより、前記処理容器11内部の酸素は図
3(B)に破線で示すように急速に排除され、全体の基
板処理時間を短縮することが可能になる。前記パージ工
程では、例えばArガスを、前記酸化処理あるいは窒化
処理の場合と同じく1000SCCMの流量で、また窒
素ガスを20SCCMの流量で供給すればよい。
【0027】以下の表1は、本実施例の代表的なレシピ
の例を示す。
【0028】
【表1】 なお、図3(D)に示すように、パージ期間中に窒素の
供給を断続し、いわゆるサイクルパージを行ってもよ
い。このようなサイクルパージを行うことにより、パー
ジ期間をさらに短縮することができる。勿論、図3
(E)に示すように、前記酸化処理Aと窒化処理Bとの
間に十分な時間間隔を置けば、窒素ガスによるパージを
省略することも可能である。 [第2実施例]図4(A)〜(C)は、図1の基板処理
装置10を使った本発明の第2実施例による基板処理方
法を示す。
【0029】本実施例では図4(A)に示すようにプラ
ズマを酸化処理工程Aの始まりから窒化処理工程Bの終
わりまで連続的に形成する。一方、本実施例では窒化処
理工程Bにおける酸化膜の増膜を回避するため、図4
(B)に示すように酸素ガスの供給時間tを酸化処理工
程の期間よりも短く設定する。これにより、酸素ガスの
供給工程は酸化処理工程の終了に先立って打ち切られ、
処理容器11あるいはガス供給系に残留した酸素によ
り、残りの酸化処理工程が実行される。
【0030】本実施例では、図4(C)に示す窒素ガス
の導入時点においては酸化処理は終了しており、その結
果、窒化処理の際に酸化膜が増膜することはない。
【0031】本実施例では、プラズマが酸化処理工程の
始まりから窒化処理工程の終わりまで連続して形成され
ているため、図4(B)において酸素ガスの供給を遮断
した後、残留酸素が酸化処理に消費され、残留酸素濃度
は急速に低下する。このため、酸化処理工程の後、長い
酸素パージ工程を設けなくとも窒化処理工程を開始する
ことができ、基板処理のスループットを向上させること
ができる。
【0032】また、図4(D)に示すように、本実施例
と原理を同じくするものとして、酸化処理工程Aの直後
にプラズマも一度消し、再度Arプラズマのみにて着火
を行い、後にN2ガスを導入し、窒化処理を行う方法も
ある。 [第3実施例]図5は、本発明の第3実施例によるクラ
スタ型基板処理装置20の構成を示す。
【0033】図5を参照するに、クラスタ型基板処理装
置20はカセットモジュール21を結合された真空搬送
室21を有しており、前記真空搬送室21には図1の基
板処理装置10と同一構成の基板処理室21B、21D
と、前処理室21Cとが結合されている。前記カセット
モジュール21にロードされたシリコン基板は前記真空
搬送室21中の搬送ロボット(図示せず)により前記基
板処理室21Bに搬送され、前記基板処理室21Bにお
いてプラズマラジカル酸化処理が行われ、前記シリコン
基板表面に酸化膜が形成される。
【0034】このようにして酸化処理を終えたシリコン
基板は前処理室21Cに搬送され、Arあるいは窒素雰
囲気中、300〜600℃の温度で数分間保持されるこ
とにより、基板表面に吸着していた酸素分子が除去され
る。
【0035】このようにして前処理を施されたシリコン
基板は真空搬送室21中を通って基板処理室21Dに搬
送され、先に説明したのと同様な窒化処理が行われる。
その際、前記基板処理室21Dでは雰囲気の切り換えが
ないため、基板が搬送されると直ちに窒化処理が開始さ
れ、基板処理全体のスループットを向上させることがで
きる。また本実施例では被処理基板の吸着酸素分子を専
用の前処理室21Cにおいて除去することで、除去効率
が向上し、窒化処理の際の増膜を効果的に抑制すること
が可能になる。
【0036】なお、図5において、前記前処理室21C
においてArプラズマ処理を行うことにより、基板前処
理の時間を短縮することが可能である。また、このよう
な前処理は、前記基板処理室21Dにおいて行うことも
可能である。 [第4実施例]図6は、本発明の第4実施例によるクラ
スタ型基板処理装置30の構成を示す。ただし図6中、
先に説明した部分には同一の参照符号を付し、説明を省
略する。
【0037】図6を参照するに、基板処理装置30にお
いては基板処理室21Bにおいてプラズマラジカル酸化
処理および窒化処理が行われる。
【0038】より具体的に説明すると、最初に被処理基
板が前記カセットモジュール21Aから真空搬送室21
を通って基板処理室21Bに供給され、先に説明したプ
ラズマラジカル酸化処理が行われる。酸化処理を終えた
被処理基板は前記真空搬送室21を通って前記前処理室
21Cに搬送され、加熱処理あるいはArプラズマ処理
により、吸着酸素分子が除去される。
【0039】前記被処理基板が前記前処理室21Cで処
理されている間に前記基板処理室21Bでは雰囲気が、
先に図3および図4で説明したように酸素雰囲気から窒
素雰囲気へと切り換えられる。また、前記前処理基板が
前記前処理室21Cにて処理されている間、処理室21
Bにダミーウェハを導入し、前記ダミーウェハにプラズ
マ処理を施すことにより、処理室21Bの雰囲気を窒素
雰囲気に切り換えることも可能である。また、同様の処
理をダミーウェハ無しで行うことも可能である。
【0040】そこで前記前処理室21Cでの前処理が終
了した被処理基板が前記処理室21Bに前記真空搬送室
21を通って戻された時点においては、前記処理室21
B中の雰囲気はすでに窒素雰囲気に切り替わっており、
残留酸素分子のパージも終了している。そこで前記処理
室21Cにおいてプラズマを点火することにより、前記
被処理基板表面に形成された酸化膜を窒化することが可
能になる。
【0041】このように、本実施例では専用の前処理室
21C中における被処理基板の吸着酸素分子の除去工程
を基板処理室21Bにおける雰囲気切り換え工程と平行
して実行することが可能で、基板処理のスループットを
向上させることが可能である。また、本実施例の基板処
理装置30では、図1の基板処理装置10を一つ設ける
だけでよく、従って基板処理装置30の製造費用を低減
することが可能である。
【0042】なお、図6の構成は、外部の例えばバッチ
式の酸化処理装置において形成された熱酸化膜を図1の
構成の基板処理装置10において窒化処理する場合にお
いても有用である。
【0043】すなわち、外部の酸化処理装置において熱
酸化処理などの酸化処理を施されたシリコン基板は、大
気中を搬送される際にかならず大気中の水分を吸着する
が、このような水分を吸着したシリコン基板に対して図
1のようなマイクロ波プラズマ処理装置において窒化処
理を施すと、窒化処理の際の基板温度が低いため水分が
十分に除去されず、水分中の酸素により基板の酸化が進
行してしまう問題が生じる。
【0044】これに対し、図6の基板処理装置30で
は、酸化処理を施されたシリコン基板を前記カセットモ
ジュール21Aから直接に、図中に破線で示すように前
処理室21Cに搬送し、前記前処理室21CにおいてA
r雰囲気中、300〜600℃程度の加熱処理もしくは
プラズマ処理を行うことにより、吸着した水分子を基板
表面から離脱させることが可能である。
【0045】このようにして前処理を行った被処理基板
を前記基板処理室21Bに搬送することにより、酸化に
よる増膜を生じることなく酸化膜を窒化することが可能
になる。このような場合には、前記基板処理室21Bは
窒化処理に専用されるため、雰囲気の切り換えは必要な
く、従って基板処理室21B中の残留酸素による酸化が
生じることはない。
【0046】なお、必要に応じて、前記前処理室21C
の機能を前記基板処理室21Bに統合することも可能で
ある。
【0047】この場合には、基板処理室21B中に設け
られた図1の基板処理装置10において基板保持台12
中の基板温度制御機構12aを駆動し、Ar雰囲気中に
おいて所望の300〜600℃の温度に基板を加熱す
る。その際、必要に応じてプラズマを形成することがで
きるのは勿論である。
【0048】以上、本発明を好ましい実施例について説
明したが、本発明は上記の実施例に限定されるものでは
なく、特許請求の範囲に記載の要旨内において様々な変
形・変更が可能である。
【0049】
【発明の効果】本発明によれば、シリコン基板表面に形
成された酸化膜の窒化処理の際に、雰囲気中に残留して
いる酸素に起因する酸化膜の増膜が抑制され、超高速半
導体デバイスのゲート絶縁膜に適した非常に薄い酸窒化
膜を形成することが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施例において使われる基板処理
装置の構成を示す図である。
【図2】図1の基板処理装置において、シリコン基板の
酸化処理と窒化処理とを続いて実行した場合の、形成さ
れた酸窒化膜中における酸素原子と窒素原子の分布を示
す図である。
【図3】(A)〜(E)は、本発明の第1実施例による
基板処理方法を示す図である。
【図4】(A)〜(D)は、本発明の第2実施例による
基板処理方法を示す図である。
【図5】本発明の第3実施例によるクラスタ型基板処理
装置を使った基板処理方法を示す図である。
【図6】本発明の第4実施例によるクラスタ型基板処理
装置を使った基板処理方法を示す図である。
【符号の説明】
10 基板処理装置 11 処理容器 11A,11B 排気ポート 12 試料保持台 13 カバープレート 14 シャワープレート 15 マイクロ波アンテナ 20 クラスタ型基板処理装置 21 真空搬送室 21A カセットモジュール 21B〜21D 処理室
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 勝 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 Fターム(参考) 5F058 BD01 BD04 BD15 BE01 BF73 BF74 5F140 AA01 BA01 BD09 BE06 BE07 BE08 BE20

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板表面を酸化処理することに
    より、酸化膜を形成する工程と、 前記酸化膜を窒化処理することにより、酸窒化膜を形成
    する工程とを含む基板処理方法であって、 前記酸化処理工程の後、前記窒化処理工程の前に、前記
    窒化処理が行われる環境から、酸素を排除する工程を含
    むことを特徴とする基板処理方法。
  2. 【請求項2】 前記酸化処理はバッチ処理により行わ
    れ、前記窒化処理は枚葉処理により行われ、前記酸素を
    排除する工程は、加熱処理により実行されることを特徴
    とする請求項1記載の基板処理方法。
  3. 【請求項3】 前記加熱処理は、前記窒化処理を行う処
    理装置内において実行されることを特徴とする請求項2
    記載の基板処理方法。
  4. 【請求項4】 前記加熱処理は、前記窒化処理を行う処
    理装置とは別の処理装置において実行されることを特徴
    とする請求項2記載の基板処理方法。
  5. 【請求項5】 前記酸化処理はバッチ処理により行わ
    れ、前記窒化処理は枚葉処理により行われ、前記酸素を
    排除する工程は、プラズマ処理により実行されることを
    特徴とする請求項1記載の基板処理方法。
  6. 【請求項6】 前記プラズマ処理は、前記窒化処理を行
    う処理装置内において実行されることを特徴とする請求
    項5記載の基板処理方法。
  7. 【請求項7】 前記プラズマ処理は、前記窒化処理を行
    う処理装置とは別の処理装置において実行されることを
    特徴とする請求項5記載の基板処理方法。
  8. 【請求項8】 前記窒化処理は、マイクロ波ラジカル処
    理により実行されることを特徴とする請求項2〜7のう
    ち、いずれか一項記載の基板処理方法。
  9. 【請求項9】 前記酸化処理は、第1の枚葉処理装置中
    において行われ、前記窒化処理は第2の枚葉処理装置中
    において行われ、前記酸素を排除する工程は、加熱処理
    およびプラズマ処理により実行されることを特徴とする
    請求項1記載の基板処理方法。
  10. 【請求項10】 前記加熱処理およびプラズマ処理は、
    前記第2の枚葉処理装置内において実行されることを特
    徴とする請求項9記載の基板処理方法。
  11. 【請求項11】 前記加熱処理およびプラズマ処理は、
    前記第2の枚葉処理装置とは別の処理装置において実行
    されることを特徴とする請求項9記載の基板処理方法。
  12. 【請求項12】 前記酸化処理および窒化処理は、マイ
    クロ波ラジカル処理により実行されることを特徴とする
    請求項9〜11のうち、いずれか一項記載の基板処理方
    法。
  13. 【請求項13】 前記酸化処理および窒化処理は単一の
    枚葉処理装置中において、マイクロ波プラズマ処理によ
    り順次行われ、前記酸素を排除する工程は、前記酸化処
    理のマイクロ波プラズマ処理終了後、前記窒化処理のマ
    イクロ波プラズマ処理開始までの間、前記枚葉処理装置
    の処理容器中を連続して排気する工程により実行される
    ことを特徴とする請求項1記載の基板処理方法。
  14. 【請求項14】 前記酸素を排除する工程は、前記処理
    容器中を連続して排気する際に、前記処理容器中に窒素
    ガスを供給しながら実行されることを特徴とする請求項
    13記載の基板処理方法。
  15. 【請求項15】 前記酸素を排除する工程は、さらに前
    記基板を、前記枚葉処理装置に結合された別の装置に搬
    送した状態で実行されることを特徴とする請求項13ま
    たは14記載の基板処理方法。
  16. 【請求項16】 前記酸素を除去する工程は、前記連続
    排気工程の間、前記処理容器中に窒素ガスを繰り返し断
    続的に供給する工程を含むことを特徴とする請求項13
    〜15のうち、いずれか一項記載の基板処理方法。
  17. 【請求項17】 前記酸化処理は第1のマイクロ波プラ
    ズマにより実行され、前記窒化処理は第2のマイクロ波
    プラズマにより実行され、前記酸化処理の終了後、前記
    第1のマイクロ波プラズマを停止し、前記窒化処理の際
    に前記第2のマイクロ波プラズマを点火することを特徴
    とする請求項13〜16のうち、いずれか一項記載の基
    板処理方法。
  18. 【請求項18】 前記酸化処理および前記窒化処理は連
    続したプラズマ処理により、それぞれ酸素および窒素を
    供給することにより実行され、前記酸化処理の際には、
    酸化処理終了前に酸素の供給を遮断することを特徴とす
    る請求項13記載の基板処理方法。
JP2001385108A 2001-12-18 2001-12-18 基板処理方法 Expired - Fee Related JP4048048B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001385108A JP4048048B2 (ja) 2001-12-18 2001-12-18 基板処理方法
PCT/JP2002/013134 WO2003052810A1 (fr) 2001-12-18 2002-12-16 Procede de traitement d'un substrat
AU2002357591A AU2002357591A1 (en) 2001-12-18 2002-12-16 Substrate treating method
TW91136459A TW200301311A (en) 2001-12-18 2002-12-17 Method for processing substrates
US11/076,282 US7517751B2 (en) 2001-12-18 2005-03-10 Substrate treating method
US12/392,630 US20090163036A1 (en) 2001-12-18 2009-02-25 Substrate Treating Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001385108A JP4048048B2 (ja) 2001-12-18 2001-12-18 基板処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007120837A Division JP2007201507A (ja) 2007-05-01 2007-05-01 基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2003188172A true JP2003188172A (ja) 2003-07-04
JP4048048B2 JP4048048B2 (ja) 2008-02-13

Family

ID=19187790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001385108A Expired - Fee Related JP4048048B2 (ja) 2001-12-18 2001-12-18 基板処理方法

Country Status (4)

Country Link
JP (1) JP4048048B2 (ja)
AU (1) AU2002357591A1 (ja)
TW (1) TW200301311A (ja)
WO (1) WO2003052810A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005098961A1 (ja) * 2004-04-09 2005-10-20 Tokyo Electron Limited ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
WO2006082718A1 (ja) * 2005-02-01 2006-08-10 Tohoku University 誘電体膜及びその形成方法
JP2007012788A (ja) * 2005-06-29 2007-01-18 Elpida Memory Inc 半導体装置の製造方法
JP2008192975A (ja) * 2007-02-07 2008-08-21 Hitachi Kokusai Electric Inc 基板処理方法
JP2014003194A (ja) * 2012-06-20 2014-01-09 Canon Inc Soi基板、soi基板の製造方法および半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003231516A1 (en) 2002-05-16 2003-12-02 Tokyo Electron Limited Method of treating substrate
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
JP3485403B2 (ja) * 1995-11-28 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JPH1027795A (ja) * 1996-07-12 1998-01-27 Toshiba Corp 半導体装置の製造方法
JP3399413B2 (ja) * 1999-09-13 2003-04-21 日本電気株式会社 酸窒化膜およびその形成方法
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005098961A1 (ja) * 2004-04-09 2005-10-20 Tokyo Electron Limited ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
WO2006082718A1 (ja) * 2005-02-01 2006-08-10 Tohoku University 誘電体膜及びその形成方法
TWI411009B (zh) * 2005-02-01 2013-10-01 Univ Tohoku 電介質膜及其形成方法
JP2007012788A (ja) * 2005-06-29 2007-01-18 Elpida Memory Inc 半導体装置の製造方法
JP2008192975A (ja) * 2007-02-07 2008-08-21 Hitachi Kokusai Electric Inc 基板処理方法
JP2014003194A (ja) * 2012-06-20 2014-01-09 Canon Inc Soi基板、soi基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
TW200301311A (en) 2003-07-01
AU2002357591A1 (en) 2003-06-30
TWI292441B (ja) 2008-01-11
JP4048048B2 (ja) 2008-02-13
WO2003052810A1 (fr) 2003-06-26

Similar Documents

Publication Publication Date Title
JP4926219B2 (ja) 電子デバイス材料の製造方法
US7517751B2 (en) Substrate treating method
KR100701714B1 (ko) 기판상으로의 절연막의 형성 방법, 반도체 장치의 제조 방법 및 기판 처리 장치
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
US20060228898A1 (en) Method and system for forming a high-k dielectric layer
JP4795407B2 (ja) 基板処理方法
US20070218687A1 (en) Process for producing materials for electronic device
US20060269694A1 (en) Plasma processing method
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
JP2003068731A (ja) 絶縁膜の形成方法および形成システム
JP2005150637A (ja) 処理方法及び装置
JP4147017B2 (ja) マイクロ波プラズマ基板処理装置
JP2004281824A (ja) 基板処理装置および基板処理方法
JP4048048B2 (ja) 基板処理方法
EP1598859A1 (en) Substrate processing method
WO2007053553A2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US7858509B2 (en) High-dielectric film substrate processing method
WO2006025164A1 (ja) 半導体装置の製造方法
JP2007201507A (ja) 基板処理方法および基板処理装置
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
JP2005235792A (ja) 基板処理方法
JP4088275B2 (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040922

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A131 Notification of reasons for refusal

Effective date: 20070710

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070910

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071126

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees