WO2006082718A1 - 誘電体膜及びその形成方法 - Google Patents

誘電体膜及びその形成方法 Download PDF

Info

Publication number
WO2006082718A1
WO2006082718A1 PCT/JP2006/300838 JP2006300838W WO2006082718A1 WO 2006082718 A1 WO2006082718 A1 WO 2006082718A1 JP 2006300838 W JP2006300838 W JP 2006300838W WO 2006082718 A1 WO2006082718 A1 WO 2006082718A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitriding
radical
species
dielectric film
mixed gas
Prior art date
Application number
PCT/JP2006/300838
Other languages
English (en)
French (fr)
Inventor
Tadahiro Ohmi
Akinobu Teramoto
Tetsuya Goto
Kazumasa Kawase
Original Assignee
Tohoku University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University filed Critical Tohoku University
Priority to US11/883,421 priority Critical patent/US20080187747A1/en
Priority to EP06712063A priority patent/EP1852904A4/en
Priority to CN2006800031840A priority patent/CN101120437B/zh
Publication of WO2006082718A1 publication Critical patent/WO2006082718A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Definitions

  • the present invention relates to a dielectric film such as an oxide film, a nitride film, or an oxynitride film formed on a silicon substrate, a method for forming the dielectric film, a semiconductor device using the dielectric film, and a method for manufacturing the semiconductor device.
  • a dielectric film such as an oxide film, a nitride film, or an oxynitride film formed on a silicon substrate
  • polysilicon poly-Si
  • B boron
  • the silicon oxide film is not nitrided, but the silicon substrate is nitrided, and N is distributed at the silicon oxide film / silicon substrate interface.
  • Non-Patent Document 3 N. Kimizuka, K. Yamaguchi, K. Imai, T. Iisuka, CT Liu, RC Keller and T. Horiuchi, Symp. VLSI Tech. 2000, p. 92) .reference). Therefore, a radical oxide film that can introduce N only on the surface side of the silicon oxide film is drawing attention.
  • Radical oxide is a method in which N2 gas diluted with Ar gas is irradiated with microwaves, plasma is generated, and a silicon oxide film is nitrided by free radicals having high reactivity.
  • the silicon oxide film prepared by this method introduces N on the surface side, it has the effect of preventing the diffusion of B into the silicon oxide film and suppressing the deterioration of the NBTI characteristics. is there.
  • the thickness of the silicon oxide film is required to be an ultra-thin film with a thickness of 1.5 ° or less. For this reason, it is very difficult to prevent N from being introduced at all at the silicon oxide film / silicon substrate interface, and deterioration of NBTI characteristics has become a problem.
  • the XPS Nls core level spectrum of the Ar / N2 radical oxynitride film shows a peak indicating Si3 ⁇ N bond (all three bonds of N are bonded to Si).
  • a peak related to another bond (hereinafter referred to as Nhigh) is observed on the high bond energy side.
  • This peak is also detected in the SiN film obtained by Ar / N2 radical nitridation of the Si substrate (Fig. 1 (b)), so it is not a bond with 0 but a bond with Si and N, but Si3 ⁇ It can be seen that this is an unstable bond that could not form N.
  • the silicon oxide film (Fig. 1 (c)) thermally nitrided with NO gas and the Si3N4 film (Fig. 1 (d)) formed by CVD have a bond unique to radical nitriding that is not observed at all. is there.
  • Nhigh is completely post-annealed as shown in Fig. 2 (b) and Fig. 3.
  • nitriding species that form Nhigh penetrate deeper than nitriding species that form Si ⁇ N.
  • Si ⁇ N has a tail at the bottom of the distribution as the base film thickness decreases.
  • the nitriding species forming Nhigh (hereinafter N) represents Si ⁇ N.
  • Nhigh Even if Nhigh can be removed by annealing, the existence of the nitriding species N forming Nhigh is a problem.
  • Nhigh cannot form stable Si3 ⁇ N and is in an unstable bonding state, but when it is desorbed by annealing, it generates a fixed charge due to silicon dangling bonds. For this reason, it can be a factor that degrades the insulation characteristics such as an increase in leakage current. Therefore, it is strongly desired that the film be formed under the condition that the nitriding species forming Nhigh is not present in the plasma.
  • the present invention has been made to solve the above-mentioned problems, and its object is to suppress the generation of Nhigh-forming nitrides in the plasma, and in the Nhigh silicon oxide film.
  • the N concentration on the surface of the dielectric film is 3 atomic% or more, and the silicon surface and the dielectric are The N concentration present at the film interface is 0.1 atomic% or less and the film thickness force is ⁇ nm or less.
  • a semiconductor device comprising a silicon substrate, a dielectric film formed on the surface of the silicon substrate, and an electrode formed on the dielectric film, N on the surface of the dielectric film It is characterized in that the concentration is 3 atomic% or more, the N concentration force existing at the interface between the silicon surface and the dielectric film is .1 atomic% or less, and the film thickness is 2 nm or less.
  • a step of forming a silicon oxide film on the surface of a silicon substrate, and a surface of the silicon oxide film are formed of a nitriding radical species, a nitriding property
  • a step of exposing to and modifying the nitrided species such as excited active species and nitrided ion species.
  • a step of forming a silicon oxide film on the surface of a silicon substrate, and the surface of the silicon oxide film are formed with nitriding radical species, nitriding excitation activity.
  • the method includes a step of exposing and modifying a nitride species such as a seed and a nitride ion species, and a step of forming a gate electrode on the surface of the modified silicon oxide film.
  • the nitriding radical species is at least one radical selected from the group consisting of N radical, N + ion radical, N2 radical, N2 + ion radical, NH radical and NH + ion radical. preferable.
  • the nitriding radical is, for example, a mixed gas of Ar and NH, a mixed gas of Xe and N, Kr
  • N mixed gas Xe and NH mixed gas, Kr and NH mixed gas, Ar, N and H mixed gas,
  • the step of exposing the surface of the silicon oxide film to a nitriding radical to modify the surface is 600.
  • the generation efficiency in the plasma of the nitriding species forming Nhigh is reduced.
  • Xe or Kr gas is used instead of Ar in order to reduce the generation efficiency in the plasma of the nitriding species forming Nhigh, and radical nitridation with Xe / N gas or Kr / N gas is used.
  • Nhigh can be drastically reduced as shown in Figs. 7 (a) to (e).
  • (a) is when N / Ar plasma is used, and (b) is NH / Ar plasma.
  • FIG. 8 plots the amount of Si3 ⁇ N formed on the horizontal axis and the amount of Nhigh plotted on the vertical axis when the nitriding time was changed using each gas.
  • Nhigh is formed more than Ar / N.
  • the minimum annealing condition that prevents the Si3 ⁇ N distribution from spreading to the interface side due to 02 annealing and that can completely remove Nhigh is 500 to 600 in vacuum or in an inert gas. It is.
  • the CVD deposition temperature of poly-Si in the next process is a typical temperature of about 500 to 600 ° C
  • the post-annealing process can be omitted by serving as a bri-anneal for poly-Si deposition. can do.
  • the number of nitrides N forming Nhigh is reduced, and the formation of Si ⁇ N at the interface can be suppressed. Also, ⁇
  • plasma generated by RLSA may have an electron temperature of 1 eV or less.
  • the amount of Si3 ⁇ N formed in the vicinity of the interface is reduced and the deterioration of the NBTI characteristics is suppressed by reducing the generation efficiency in the plasma of the nitriding species forming Nhigh. Is possible.
  • SiN film surface formed by radical nitridation of silicon (c) Silicon oxide film thermally nitrided with NO gas (D) XPS Nls core level photoelectron spectrum of (d) Si N film surface formed by thermal CVD.
  • FIG. 1 A first figure.
  • FIG. 4 is a diagram showing a graph showing the annealing temperature dependence of Nhigh formation amount.
  • Si ⁇ N is formed in radical nitriding of silicon oxide film by Ar / N plasma.
  • Nitride species that form Nhigh and Nhigh species that form Nhigh and when the film thickness is reduced, the Nhigh-forming nitride species first reaches the vicinity of the interface and forms a reaction of Si ⁇ N.
  • FIG. 5 is a diagram showing an XPS Nls core level photoelectron spectrum on the surface of the oxide film.
  • FIG. 8 is a diagram quantitatively showing that Nhigh in FIG. 7 is decreasing.
  • FIG. 11 This figure shows that plasma generated by parallel plates does not damage the gate insulating film, but plasma generated by low electron temperature RLSA does not damage the gate insulating film. is there.
  • FIG. 12 is a diagram showing an apparatus for performing radical nitridation by plasma using RLSA in the first embodiment.
  • the processing substrate 1 is set on the sample stage 2 in the processing chamber 10. Heating mechanism 3 raises the substrate temperature to 400 ° C.
  • the processing chamber 10 is evacuated by an exhaust pump 11, and a rare gas recovery device 12 is connected.
  • the microwave generated by the microwave generator 20 is guided to the RLSA 22 through the waveguide 21.
  • a dielectric plate 23 is installed under the RLSA 22, and a process gas is introduced immediately below it, and plasma with an electron temperature of 1 eV or less is generated by microwaves. Radicals generated by this plasma diffuse in the direction of the substrate 1 through the shower plate 24 and nitride the substrate 1 uniformly in the plane. Even if gas is introduced from the process gas inlet 14 without using the shower plate 24, the N reduction effect is not affected.
  • Process gas is Xe / N, Kr / N, Ar / N high 2 2
  • the substrate 1 is heated at 400 ° C or lower. Post-annealing is not performed, but in the next poly-Si CVD furnace, annealing is performed at 500 to 600 ° C in vacuum or in an inert gas, and poly-Si film formation continues. This annealing at 500 to 600 ° C is a process necessary for the complete removal of Nhigh, but it also reduces the number of processes by combining it with bri-annealing for poly-Si deposition. If electrodes other than poly-Si are used, annealing at 500 to 600 is required separately. Industrial applicability
  • the present invention by reducing the generation efficiency in the plasma of the nitriding species forming Nhigh, the amount of Si3 ⁇ N formed in the vicinity of the interface can be reduced, and deterioration of the NBTI characteristics can be suppressed. It will be possible.
  • the formation amount of Nhigh is reduced, it is possible to suppress the generation of fixed charges formed on the traces where Nhigh is desorbed by annealing, and the improvement of insulation characteristics such as reduction of leakage current and reduction of dielectric breakdown life is realized.
  • the present invention can be applied to a VLSI capable of thinning a silicon oxide film and realizing high performance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　酸化膜の表面側にSi3≡N結合の状態にあるNが3 原子%以上，界面側に0.1原子%以下の濃度で存在させることにより，B拡散の防止と，NBTI耐性の劣化を防止両立させる。Ar/N2ラジカル窒化を用いた場合，上記結合状態にあるNの濃度を，表面側3 原子%以上，界面側0.1 原子%以下を同時に満たすことは困難であるが，Xe/N2, Kr/N2, Ar/NH3， Xe/NH3, Kr/NH3, Ar/N2/H2, Xe/N2/H2, Kr/N2/H2のいずれかのガスの組み合わせを用いることにより，上記N濃度分布を実現可能とする。

Description

明 細 書
誘電体膜及びその形成方法
技術分野
[0001] 本発明はシリコン基板上に形成された酸化膜，窒化膜または酸窒化膜等の誘電体 膜及びその形成方法と，それらを用いた半導体装置及びその製造方法に関する。 背景技術
[0002] MOS (金属膜電極/シリコン酸ィ匕物誘電体膜/シリコン基板)トランジスタのゲート絶 縁膜である，シリコン酸ィ匕物誘電体膜 (以後、シリコン酸ィ匕膜という）には，低リーク電 流特性，低界面準位密度，低しきい値電圧シフト，低しきい値バラツキ特性などの様 々な高絶縁特性と高信頼性が要求される。
[0003] また， p形 MOSトランジスタの金属膜電極には， B (ボロン）をドープしたポリシリコン（p oly-Si)が一般に用いられているが，この Bは，シリコン酸化物誘電体膜中を拡散し， チャネルを形成するシリコン基板に到達する。
[0004] シリコン酸化膜中や，チャネルに Bが拡散すると，閾値電圧のシフトや，閾値電圧の バラツキを招く問題が発生する。
[0005] 半導体デバイスの高性能化は，素子の微細化により達成されてきたが，それに伴い シリコン酸ィ匕膜の厚さは極薄化しなければならず， Bの拡散が無視できなくなつている 。そこで，シリコン酸化膜を窒化し， Bの拡散を防止する方法が提案されている (非特 S午文献 1 u. Lucovsky, D. R. Lee, S. V. Hattangady, H. Niimi, Z. Jing, C. Parker a nd J. R. Hauser, Jpn. J. Appl. Phys. 34 (1995) 6827.参照）。
[0006] NOや N20ガスを用いて， 800 °C程度で窒化する方法では，シリコン酸化膜は窒化 されずに，シリコン基板が窒化され， Nはシリコン酸ィ匕膜/シリコン基板界面に分布す る ( 特 §午文献 2 K. Kawase, J. Tanimura, H. Kurokawa, K. Kobayashi, A. Teramot o, T. Ogata and M. Inoue, Materials Science in Semiconductor Processing 2 (1999) 225.参照)。
[0007] この方法では，シリコン基板への Bの拡散は防止できるものの，シリコン酸ィ匕膜中へ の Bの拡散は免れず，また，界面の Nは， NBTI (負バイアス印加時のしきい値電圧シ フト）特性が劣化する問題を引き起こす（非特許文献 3 N. Kimizuka, K. Yamaguchi, K. Imai, T. Iisuka, C. T. Liu, R. C. Keller and T. Horiuchi, Symp. VLSI Tech. 2000, p. 92.参照)。そこで，シリコン酸ィ匕膜表面側のみに Nを導入できるラジカル酸ィ匕膜が 注目されている。
[0008] ラジカル酸ィ匕は， Arガスで希釈した N2ガスにマイクロ波を照射し，プラズマを生成し ,高い反応性を持ったフリーラジカルにより，シリコン酸化膜を窒化する方法である。
[0009] この方法で作成したシリコン酸ィ匕膜は，表面側に Nが導入されるため，シリコン酸ィ匕 膜中への Bの拡散を防止すると共に、 NBTI特性の劣化を抑制する効果がある。
発明の開示
発明が解決しょうとする課題
[0010] しかし，素子の微細化に伴い、シリコン酸ィ匕膜の厚さは 1.5應以下の超極薄膜が必 要となってきている。このため、シリコン酸ィ匕膜/シリコン基板界面に Nが全く導入され ないようにするのが非常に困難となり， NBTI特性の劣化が問題となってきている。
[0011] 図 1 (a)に示すように， Ar/N2ラジカル酸窒化膜の XPS Nlsコアレベルスペクトルに は， Si3≡N結合 (Nの 3本の結合手が全て Siと結合）を示すピークの他に，高結合エネ ルギー側にもう一つ結合 (以後、 Nhighという）に関するピークが観測される。このピー クは， Si基板を Ar/N2ラジカル窒化した SiN膜中にも検出される（図 1 (b) )ことから， 0と の結合ではなく， Siと Nの結合であるものの， Si3≡Nを形成できなかった不安定な結 合であることが分かる。また，従来の NOガスで熱窒化したシリコン酸ィ匕膜 (図 1 (c) )や , CVDで成膜した Si3N4膜（図 1 (d) )からは全く観測されないラジカル窒化に特有の 結合である。
[0012] これら二つの結合状態にある Nのシリコン酸ィ匕膜中での深さ分布は，図 2 (a)に示す ようになり，全く異なる分布を示すことから，少なくとも 2種類の窒化種が，窒化に関与 している。
[0013] また一般的に，トランジスタのゲート絶縁膜がプラズマに曝されると，高いエネルギ 一を持った電子がダメージを与える。このため， 0ポストアニールによる回復が必要と
2
なる。しかし， 0ポストアニールを行うと，図 2(b)もしくは，図 2の Si≡N分布の裾の拡
2 3
大図である図 3に示すように， Si≡Nの分布は界面側に広がるため，これ力NBTI特性 の劣化を引き起こす原因となっている。これは 0力 i-N結合を切断し，遊離した Nの
2
一部が界面側に移動するためである。
[0014] 一方， Nhighに関しては， 0ポストアニールにより，図 2(b),図 3に示すように完全に
2
除去されている。また，図 4に示したように，真空中 500 °C以上のァニールにより，完 全に除去することが可能である。
[0015] ところで， Nhighを形成する窒化種は， Si≡Nを形成する窒化種よりも，深くまで侵入
3
することから，ベースのシリコン酸ィ匕膜が薄くなると，界面に到達する。
[0016] しかし，図 5(b)に示す深さ分布のベース膜厚依存性から明らかなように， Nhighはシ リコン酸ィ匕膜/シリコン基板界面には存在できない。
[0017] また，図 5(a)に示すように， Si≡Nはベース膜厚が薄くなると，分布の裾がテールを
3
引き，逆に界面に導入されやすくなる。
[0018] すなわち，図 6に示したように， Nhighを形成する窒化種（以後 N )は， Si≡Nを表
β 3 面で形成する窒化種 (以後 Ν )よりも先に界面に到達し，界面近傍では Si≡Nを形 α 3 成することが分かる。この界面近傍の Νが ΝΒΤΙ特性の劣化を引き起こす。
[0019] ァニールにより Nhighを除去できても， Nhighを形成する窒化種 N の存在が問題で
β
ある。
[0020] 成膜温度を 500 °C以上にすると， Nhighは膜中に存在しないが， N は存在し，シリ
β
コン酸ィ匕膜中を拡散するため，界面近傍の Si≡N形成は免れない。
3
[0021] むしろ，成膜温度が高いと， N の拡散が促進され，界面近傍の Si≡N形成量は増
β 3
加する。
[0022] また， Nhighは安定な Si3≡Nを形成できず，不安定な結合状態にあるが，ァニール により脱離すると，その後にシリコンダングリングボンドに起因した固定電荷を生成す る。このため，リーク電流増加など，絶縁特性を劣化させる要因となり得る。したがって , Nhighを形成する窒化種がプラズマ中に存在しな 、条件で成膜することが強く望ま れる。
[0023] 本発明は、上記問題点を解決するためになされたものであり、その目的は、 Nhighを 形成する窒化種のプラズマ中での生成を抑制し， Nhighのシリコン酸ィ匕膜中での形成 と，界面近傍での Si3≡N形成を防ぐことのできる誘電体膜及びその形成方法を提供 することである。
課題を解決するための手段
[0024] 上記目的を達成するために、本発明では、シリコン表面上に形成された誘電体膜 において、前記誘電体膜表面の N濃度が 3原子％以上で，かつ前記シリコン表面と誘 電体膜界面に存在する N濃度が 0.1原子 %以下で，かつ膜厚力^ nm以下であることを 特徴とする。
[0025] また、本発明では、シリコン基板と，シリコン基板の表面上に形成された誘電体膜と ,誘電膜上に形成された電極とを備えた半導体装置において，前記誘電体膜表面 の N濃度が 3原子％以上で，かつ前記シリコン表面と誘電体膜界面に存在する N濃度 力 .1原子％以下で，かつ膜厚が 2 nm以下であることを特徴とする。
[0026] また、本発明では、誘電体膜の形成方法において、シリコン基板の表面上にシリコ ン酸化膜を形成する工程と，前記シリコン酸ィ匕膜の表面を，窒化性ラジカル種、窒化 性励起活性種、窒化性イオン種等の窒化種に曝露し改変する工程とを含むことを特 徴とする。
[0027] また、本発明では、半導体装置の製造方法において、シリコン基板の表面上にシリ コン酸化膜を形成する工程と，前記シリコン酸ィ匕膜表面を，窒化性ラジカル種、窒化 性励起活性種、窒化性イオン種等の窒化種に曝露し改変する工程と，前記改変され たシリコン酸化膜の表面上にゲート電極を形成する工程とを含むことを特徴とする。
[0028] ここで、前記窒化性ラジカル種は、 Nラジカル， N+イオンラジカル， N2ラジカル， N2+ イオンラジカル、 NHラジカル及び NH+イオンラジカルから成るグループの中力 選ば れた少なくとも一つのラジカルであることが好ましい。
[0029] また、前記窒化性ラジカルは，例えば、 Arと NHの混合ガス， Xeと Nの混合ガス， Kr
3 2
と Nの混合ガス， Xeと NHの混合ガス， Krと NHの混合ガス， Arと Nと Hの混合ガス，
2 3 3 2 2
Xeと Nと Hの混合ガス，もしくは Krと Nと Hの混合ガス中に形成されたマイクロ波プラ
2 2 2 2
ズマにより形成される。
[0030] また、前記シリコン酸ィ匕膜の表面を窒化性ラジカルに曝露し改変する工程は， 600
°C以上のポストアニールを伴わな 、ことが好まし!/、。
[0031] このように、本発明では， Nhighを形成する窒化種のプラズマ中での生成効率を低 減するため， Nに代えて NHガスを使用し， Ar/NHガスによるラジカル窒化を行う。
2 3 3
[0032] あるいは、 Nhighを形成する窒化種のプラズマ中での生成効率を低減するため， Ar に代えて Xeもしくは Krガスを使用し， Xe/Nガスもしくは Kr/Nガスによるラジカル窒化
2 2
を行う。
[0033] あるいは、 Nhighを形成する窒化種のプラズマ中での生成効率を低減するため， N
2 に代えて NHガスを， Arに代えて Xeガスもしくは Krガスを使用した， Xe/NHガスもしく
3 3 は Kr/NHガスによるラジカル窒化を行う。
3
[0034] あるいは、 Nhighを形成する窒化種のプラズマ中での生成効率を低減するため， Ar /N , Xe/N ,もしくは Kr/N中に Hを添カロした， Ar/N /H , Xe/N /H ,もしくは Kr/N
2 2 2 2 2 2 2 2 2 I
Hガスによるラジカル窒化を行う。
2
[0035] これらの方法により， Nhighの形成を，図 7 (a)〜（e)に示すように，激減させることが できる。ここで、（a)は、 N /Arプラズマを使用した場合であり、 (b)は、 NH /Arプラズ
2 3 マを使用した場合であり、（c)は、 N /Xeプラズマを使用した場合であり、（d)は、 NH /
2 3
Xeプラズマを使用した場合でり， （e)は Kr/Nプラズマを使用した場合である。
2
[0036] 図 8は、各ガスを用いて窒化時間を変化させた際、横軸に Si3≡Nの形成量を、縦軸 に Nhighの形成量をプロットしたものである。 B拡散防止に必要な Si≡Nを形成した際
3
に、 NH /Ar, N /Xe, NH /Xe, Kr/Nなどのガスを用いると、 Ar/Nよりも Nhighの形成
3 2 3 2 2 量が減少することを示している。これにより，図 9 (a)及び (b)に示すように、界面近傍 の Si≡Nの形成量を低減 (Si≡N分布の裾引きがない）することが可能となる。
3 3
[0037] また， 02ァニールによる Si3≡N分布の界面側への広がりを防止し，かつ Nhighを完 全に除去できる，最低限のァニール条件は，真空中もしくは不活性ガス中 500〜600 でァニールである。
[0038] これは，図 4に示したように， Nhighは 500 °C以上で完全に消滅すること，図 10のよう に， 600 °C以下の真空ァニールでは Si3≡N分布の界面側への広がりが全くないこと 力 決定される。
[0039] また，次工程の poly-Siの CVD成膜温度は 500〜600 °C程度が一般的な温度である ことから， poly-Si成膜のブリアニールで兼ねることにより，ポストアニール工程を省略 することができる。 [0040] ただし，このようなァニール条件を用いるためには，ゲート絶縁膜へのダメージがな いことが必須である。したがって，電子温度が 1 eV以下のプラズマを用いる必要があ る。
[0041] RLSA (ラジアルラインスロットアンテナ）を用いて生成したプラズマの場合， Arでは 1 eV以下， Xeでは 0.5 eV以下， Krでは 0.7 eV以下の極めて低い電子温度のプラズマ を生成することができる。図 11に示したように，平行平板電極で生成したプラズマで はダメージが大きいが， RLSAで生成したプラズマでは，ダメージがなく， C-V曲線の ヒステリシス，閾値のシフト及びリーク電流の増加などの問題はほとんど起きない。
[0042] したがって， RLSAを用いて， Xe/N , Kr/N , Ar/NH , Xe/NH , Kr/NH , Ar/N /H ,
2 2 3 3 3 2 2
Xe/N /H , Kr/N /Hガスで，プラズマを発生させてラジカル窒化を行い， 500〜600
2 2 2 2
°C以下の真空もしくは不活性ガス中ポストアニールを行えば， Ar/Nガスの場合よりも
2
Nhighを形成する窒化種 N が少なくなり，界面の Si≡N形成を抑制できる。また，〇
β 3 2 ポストアニールを行わなくてよいため， Si≡Nの界面側への広がりも防止でき，かつ N
3
highは完全に除去することが可能となる。
[0043] なお， RLSAで発生させたプラズマに限らず，その他の方法で発生させたプラズマ でも，電子温度が 1 eV以下であれば構わない。
発明の効果
[0044] 本発明によれば， Nhighを形成する窒化種のプラズマ中での生成効率を低減するこ とにより，界面近傍の Si3≡Nの形成量を低減し， NBTI特性の劣化を抑制することが できる。
[0045] また， Nhigh形成量が低減するため，ァニールにより Nhighが脱離した痕に形成する 固定電荷の生成も抑制することができ，リーク電流低減や絶縁破壊寿命の低減など 、絶縁特性の向上も実現される。
[0046] これらにより，シリコン酸ィ匕膜を薄膜ィ匕することが可能となり，超 LSIの高性能化が実 現される。
図面の簡単な説明
[0047] [図 l]Ar/Nプラズマにより (a)ラジカル窒化したシリコン酸ィ匕膜表面， (b)シリコン基板
2
をラジカル窒化して形成したの SiN膜表面，（c)NOガスにより熱窒化したシリコン酸ィ匕 膜表面，（d)熱 CVDで形成した Si N膜表面の XPS Nlsコアレベル光電子スペクトルを
3 4
表した図である。
[図 2]Ar/Nプラズマによりラジカル窒化したシリコン酸ィ匕膜表面において， HFエッチ
2
ングを用いた XPS深さ分析により得た， Si≡N及び Nhighの深さプロファイルの 0ポス
3 2 トァニールによる変化を表した図である。
[図 3]XPS深さ分析により得た， Si≡N及び Nhighの深さプロファイルのピークの裾を拡
3
大表示し， 0ポストアニールによる変化を表した図である。
2
[図 4]Nhigh形成量のァニール温度依存性を示すグラフを表した図である。
[図 5]Ar/Nプラズマによりラジカル窒化したシリコン酸ィ匕膜表面において， HFエッチ
2
ングを用いた XPS深さ分析により得た， (a)Si≡N及び (b) Nhighの深さプロファイルの
3
ベース酸ィ匕膜の膜厚依存性を表した図面である。
[図 6]シリコン酸ィ匕膜を Ar/Nプラズマによりラジカル窒化する際において， Si≡Nを形
2 3 成する窒化種と， Nhighを形成する窒化種が存在し，膜厚が薄くなると， Nhighを形成 する窒化種が先に界面近傍に到達し， Si≡Nを形成する様子を表す反応モデル図
3
である。
[図 7]Ar/N , Ar/ NH , Xe/N , Xe/ ΝΗ , Kr/Nプラズマによりラジカル窒化したシリコ
2 3 2 3 2
ン酸化膜表面の XPS Nlsコアレベル光電子スペクトルを表した図である。
[図 8]図 7の Nhighが小さくなつていることを定量的に示した図である。
[図 9]Ar/N及び Xe/Nプラズマによりラジカル窒化したシリコン酸ィ匕膜表面において
2 2
， HFエッチングを用いた XPS深さ分析により得た， (a)Si≡N及び (b) Nhighの深さプロ
3
ファイルを比較した図面である。
[図 10]XPS深さ分析により得た， Si≡N及び Nhighの深さプロファイルのピークの裾を
3
拡大表示し，真空 600でァニールによる変化を表した図である。
[図 11]平行平板で発生させたプラズマはゲート絶縁膜にダメージを与えるが，電子温 度の低 ヽ RLSAで発生させたプラズマは，ゲート絶縁膜にダメージを与えな 、ことを表 した図である。
[図 12]実施の形態 1にお 、て、 RLSAを用いたプラズマによりラジカル窒化を行う装置 を表した図面である。 発明を実施するための最良の形態
[0048] (実施の形態 1)
本発明の実施の形態 1に係る誘電体膜形成工程及びカゝかる誘電体膜を使った半 導体装置の製造工程を示す。
[0049] 図 12に示すように、処理室 10内において，処理基板 1を試料台 2上に設置する。加 熱機構 3により基板の温度を 400 °Cにする。処理室 10は排気ポンプ 11により排気され ,希ガス回収装置 12が接続されている。
[0050] マイクロ波発生器 20により発生したマイクロ波は，導波管 21を通って， RLSA 22に導 かれる。 RLSA 22の下には誘電体板 23が設置され，また，この直下にプロセスガスが 導入され，マイクロ波により，電子温度 1 eV以下のプラズマが発生する。このプラズマ で生成したラジカルは，シャワープレート 24を通して基板 1の方向に拡散し，基板 1を 面内均一に窒化する。シャワープレート 24は使用せずに，プロセスガス導入口 14から ガスを導入しても N 低減効果に影響はない。プロセスガスは， Xe/N , Kr/N , Ar/N high 2 2
H， Xe/NH， Kr/NH， Ar/N /H， Xe/N /H， Kr/N /Hのいずれかの組み合わせが
3 3 3 2 2 2 2 2 2
用いられる。
[0051] 基板 1の加熱は 400 °C以下で実施される。ポストアニールは実施しないが，次工程 の poly-Si CVD炉で，真空もしくは不活性ガス中で， 500〜600 °Cでァニールされ，引 き続き poly-Siの成膜が行われる。この 500〜600 °Cのァニールは Nhighを完全に除去 するために必要な工程であるが， poly-Si成膜のブリアニールで兼ねることにより，ェ 程数を削減している。もし， poly-Si以外の電極を用いる場合は，別途 500〜600での ァニールが必要である。 産業上の利用可能性
[0052] 本発明によれば， Nhighを形成する窒化種のプラズマ中での生成効率を低減するこ とにより，界面近傍の Si3≡N形成量を低減し， NBTI特性の劣化を抑制することが可 能となる。また， Nhigh形成量が低減するため，ァニールにより Nhighが脱離した痕に 形成する固定電荷の生成も抑制することができ，リーク電流低減や絶縁破壊寿命の 低減など，絶縁特性の向上も実現される。これらにより，本発明は、シリコン酸ィ匕膜を 薄膜ィ匕することができ、高性能化が実現可能な超 LSIに適用可能である。

Claims

請求の範囲
[1] シリコン表面上に形成された誘電体膜において、
前記誘電体膜表面の N濃度が 3原子 %以上で，かつ前記シリコン表面と誘電体膜界 面に存在する N濃度が 0.1原子 %以下で，かつ膜厚カ^ 應以下であることを特徴とす る誘電体膜。
[2] シリコン基板と，シリコン基板の表面上に形成された誘電体膜と，誘電膜上に形成 された電極とを備えた半導体装置において，
前記誘電体膜表面の N濃度が 3原子 %以上で，かつ前記シリコン表面と誘電体膜界 面に存在する N濃度が 0.1原子 %以下で，かつ膜厚カ^ 應以下であることを特徴とす る半導体装置。
[3] 誘電体膜の形成方法において、
シリコン基板の表面上にシリコン酸ィ匕膜を形成する工程と，
前記シリコン酸ィ匕膜の表面を，窒化性ラジカル種、窒化性励起活性種、窒化性ィォ ン種等の窒化種に曝露し改変する工程とを含むことを特徴とする誘電体膜の形成方 法。
[4] 前記窒化性ラジカル種は、 Nラジカル， N+イオンラジカル， N2ラジカル， N2+イオン ラジカル、 NHラジカル及び NH+イオンラジカルから成るグループの中力 選ばれた 少なくとも一つのラジカルであることを特徴とする請求項 3に記載の誘電体膜の形成 方法。
[5] 前記窒化性ラジカルは， Arと NHの混合ガス， Xeと Nの混合ガス， Xeと NHの混合
3 2 3 ガス， Krと Nの混合ガス， Krと NHの混合ガス， Arと Nと Hの混合ガス， Xeと Nと Hの
2 3 2 2 2 2 混合ガス，もしくは Krと Nと Hの混合ガス中に形成されたマイクロ波プラズマにより形
2 2
成されることを特徴とする請求項 3または 4に記載の誘電体膜の形成方法。
[6] 前記シリコン酸ィ匕膜の表面を窒化性ラジカル種、窒化性励起活性種、窒化性ィォ ン種等の窒化種に曝露し改変する工程は， 600 °C以上のポストアニールを伴わない ことを特徴とする請求項 3から 5のいずれかに記載の誘電体膜の形成方法。
[7] 前記シリコン酸ィ匕膜表面を，窒化性ラジカル種，窒化性励起活性種，窒化性イオン 種等に曝露し，改変する工程は， 600 °C以下の温度で実施され，かつ 500〜600 °C の真空中，もしくは N , Ar, Xe, Kr等の不活性ガス中でポストァニールされることを特
2
徴とする請求項 3から 6のいずれかに記載の誘電体膜の形成方法。
[8] 前記シリコン酸ィ匕膜表面を，窒化性ラジカル種，窒化性励起活性種，窒化性イオン 種等に曝露し，改変する工程は， 600 °C以下の温度で実施され，かつ 500〜600 °C の真空中，もしくは N , Ar, Xe, Kr等の不活性ガス中でのポストアニールが，次工程
2
の poly-Si成膜のプリアニールで兼ね，ポストアニール 1工程を削減したことを特徴と する請求項 3から 7のいずれかに記載の誘電体膜の形成方法。
[9] 半導体装置の製造方法にぉ 、て、
シリコン基板の表面上にシリコン酸ィ匕膜を形成する工程と，
前記シリコン酸ィ匕膜表面を，窒化性ラジカル種、窒化性励起活性種、窒化性イオン 種等の窒化種に曝露し改変する工程と，
前記改変されたシリコン酸ィ匕膜の表面上にゲート電極を形成する工程とを含むこと を特徴とする半導体装置の製造方法。
[10] 前記窒化性ラジカル種は、 Nラジカル， N+イオンラジカル， N2ラジカル， N2+イオン ラジカル、 NHラジカル及び NH+イオンラジカルから成るグループの中力 選ばれた 少なくとも一つのラジカルであることを特徴とする請求項 9に記載の半導体装置の製 造方法。
[11] 前記窒化性ラジカルは， Arと NHの混合ガス， Xeと Nの混合ガス， Xeと NHの混合
3 2 3 ガス， Krと Nの混合ガス， Krと NHの混合ガス， Arと Nと Hの混合ガス， Xeと Nと Hの
2 3 2 2 2 2 混合ガス，もしくは Krと Nと Hの混合ガス中に形成されたマイクロ波プラズマにより形
2 2
成されることを特徴とする請求項 9または 10に記載の半導体装置の製造方法。
[12] 前記シリコン酸ィ匕膜表面を，窒化性ラジカル種，窒化性励起活性種，窒化性イオン 種等に曝露し，改変する工程は， 600 °C以下の温度で実施され，かつ 600 °C以上の ポストアニールを伴わないことを特徴とする請求項 9から 11のいずれかに記載の半導 体装置の製造方法。
[13] 前記シリコン酸ィ匕膜表面を，窒化性ラジカル種，窒化性励起活性種，窒化性イオン 種等に曝露し，改変する工程は， 600 °C以下の温度で実施され，かつ 500〜600 °C の真空中，もしくは N , Ar, Xe, Kr等の不活性ガス中でポストァニールされることを特 徴とする請求項 9から 12のいずれかに記載の半導体装置の製造方法。
[14] 前記シリコン酸ィ匕膜表面を，窒化性ラジカル種，窒化性励起活性種，窒化性イオン 種等に曝露し，改変する工程は， 600 °C以下の温度で実施され，かつ 500〜600 °C の真空中，もしくは N , Ar, Xe, Kr等の不活性ガス中でのポストアニールが，次工程
2
の poly-Si成膜のプリアニールで兼ね，ポストアニール 1工程を削減したことを特徴と する請求項 9から 13のいずれかに記載の半導体装置の製造方法。
[15] 前記プラズマの発生方法が， RLSA (ラジアルラインスロットアンテナ）から放射され たマイクロ波によることを特徴とする請求項 1に記載の誘電体膜。
[16] 前記プラズマの発生方法が， RLSA力も放射されたマイクロ波によることを特徴とす る請求項 2に記載の半導体装置。
[17] 前記プラズマの発生方法が， RLSA力も放射されたマイクロ波によることを特徴とす る請求項 3から 8のいずれかに記載の誘電体膜の形成方法。
[18] 前記プラズマの発生方法が， RLSA力も放射されたマイクロ波によることを特徴とす る請求項 9から 14のいずれかに記載の半導体装置の製造方法。
PCT/JP2006/300838 2005-02-01 2006-01-20 誘電体膜及びその形成方法 WO2006082718A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/883,421 US20080187747A1 (en) 2005-02-01 2006-01-20 Dielectric Film and Method of Forming the Same
EP06712063A EP1852904A4 (en) 2005-02-01 2006-01-20 DIELECTRIC FILM AND METHOD FOR THE PRODUCTION THEREOF
CN2006800031840A CN101120437B (zh) 2005-02-01 2006-01-20 电介质膜及其形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-025648 2005-02-01
JP2005025648 2005-02-01
JP2005257946A JP2006245528A (ja) 2005-02-01 2005-09-06 誘電体膜及びその形成方法
JP2005-257946 2005-09-06

Publications (1)

Publication Number Publication Date
WO2006082718A1 true WO2006082718A1 (ja) 2006-08-10

Family

ID=36777107

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300838 WO2006082718A1 (ja) 2005-02-01 2006-01-20 誘電体膜及びその形成方法

Country Status (7)

Country Link
US (1) US20080187747A1 (ja)
EP (1) EP1852904A4 (ja)
JP (1) JP2006245528A (ja)
KR (1) KR20070101268A (ja)
CN (1) CN101120437B (ja)
TW (1) TWI411009B (ja)
WO (1) WO2006082718A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140123A (zh) * 2014-05-30 2015-12-09 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5156978B2 (ja) * 2007-12-17 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造装置および半導体装置の製造方法
CN102067291B (zh) * 2008-06-24 2013-05-08 东芝三菱电机产业系统株式会社 氮游离基产生器、氮化处理装置、氮游离基的产生方法、以及氮化处理方法
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
KR20220113458A (ko) * 2019-12-09 2022-08-12 엔테그리스, 아이엔씨. 다중 장벽 재료로 제조된 확산 장벽, 그리고 관련 물품 및 방법
JP7513547B2 (ja) * 2021-02-25 2024-07-09 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188172A (ja) * 2001-12-18 2003-07-04 Tokyo Electron Ltd 基板処理方法
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant
WO2003098678A1 (fr) * 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
JP2005150285A (ja) * 2003-11-13 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399445B1 (en) * 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6342437B1 (en) * 2000-06-01 2002-01-29 Micron Technology, Inc. Transistor and method of making the same
JP2002151684A (ja) * 2000-11-09 2002-05-24 Nec Corp 半導体装置及びその製造方法
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
US7018879B2 (en) * 2002-03-20 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an ultrathin silicon dioxide gate with improved dielectric properties using NH3 nitridation and post-deposition rapid thermal annealing
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188172A (ja) * 2001-12-18 2003-07-04 Tokyo Electron Ltd 基板処理方法
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant
WO2003098678A1 (fr) * 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
JP2005150285A (ja) * 2003-11-13 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140123A (zh) * 2014-05-30 2015-12-09 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN105140123B (zh) * 2014-05-30 2018-03-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Also Published As

Publication number Publication date
JP2006245528A (ja) 2006-09-14
KR20070101268A (ko) 2007-10-16
TWI411009B (zh) 2013-10-01
CN101120437A (zh) 2008-02-06
EP1852904A1 (en) 2007-11-07
EP1852904A4 (en) 2009-11-18
CN101120437B (zh) 2010-05-19
TW200636813A (en) 2006-10-16
US20080187747A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
KR100645306B1 (ko) 기판 처리 방법
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US7820558B2 (en) Semiconductor device and method of producing the semiconductor device
US6596576B2 (en) Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4
KR101058882B1 (ko) 초-저압에서 암모니아를 이용한 급속 열 어닐링을 통한 실리콘 옥시질화물의 질소 프로파일 테일러링
JP4795407B2 (ja) 基板処理方法
US7923360B2 (en) Method of forming dielectric films
US20130072033A1 (en) Plasma cvd method, method for forming silicon nitride film and method for manufacturing semiconductor device
CN101290886B (zh) 栅极介质层及栅极的制造方法
WO2008147689A1 (en) Boron nitride and boron nitride-derived materials deposition method
WO2006082718A1 (ja) 誘電体膜及びその形成方法
US8163626B2 (en) Enhancing NAND flash floating gate performance
US20070281107A1 (en) Plasma processing method
US20040005748A1 (en) Methods of forming a gate insulating layer in an integrated circuit device in which the gate insulating layer is nitrified and then annealed to cure defects caused by the nitridation process
EP1796174A1 (en) Highly dielectric film, and utilizing the same, field-effect transistor and semiconductor integrated circuit apparatus, and process for producing the highly dielectric film
KR100255165B1 (ko) 반도체소자의제조방법
CN112864007A (zh) 半导体结构的形成方法
JP2009094429A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077015590

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200680003184.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11883421

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006712063

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2006712063

Country of ref document: EP